[發(fā)明專利]存儲器控制電路及相關(guān)的存儲器控制方法

有效

• 申請?zhí)枺?/td>: 201410389977.7
• 申請日: 2014-08-08
• 公開（公告）號: CN105448323B
• 公開（公告）日: 2019-04-09
• 發(fā)明（設(shè)計）人: 余俊锜;張志偉;黃勝國
• 申請（專利權(quán)）人: 瑞昱半導(dǎo)體股份有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 趙根喜;李昕巍

本發(fā)明公開了一種存儲器控制電路及相關(guān)的存儲器控制方法，該存儲器控制電路包含有一比較器、一眼寬測量電路以及一校正電路，其中該比較器用以比較一數(shù)據(jù)信號與一參考電壓，以產(chǎn)生一比較后數(shù)據(jù)信號；該眼寬測量電路耦接于該比較器，且用以測量該比較后數(shù)據(jù)信號的眼寬，以產(chǎn)生一測量結(jié)果；以及該校正電路耦接于該比較器與該眼寬測量電路，并用以根據(jù)該測量結(jié)果來調(diào)整該參考電壓的電平。通過本發(fā)明可以快速且隨時地得到參考電壓的最佳值，以快速且正確地讀取存儲器中的數(shù)據(jù)。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲器，尤其涉及一種存儲器控制電路及相關(guān)的存儲器控制方法。

背景技術(shù)

在同步動態(tài)隨機存取存儲器(Synchronous Dynamic Random-Access Memory，SDRAM)演進到第四代雙倍數(shù)據(jù)率(DDR4)和第四代低功耗雙倍數(shù)據(jù)率(LPDDR4)之后，由于采用了虛擬開放漏極(Pseudo Open Drain，POD)的架構(gòu)，存儲器控制電路中用來產(chǎn)生數(shù)據(jù)信號的參考電壓已經(jīng)不再是一個固定值，因此，如何決定出最佳的參考電壓以快速讀取存儲器中的數(shù)據(jù)是一個重要的課題。

發(fā)明內(nèi)容

因此，本發(fā)明的目的之一在于提供一種存儲器控制電路及相關(guān)的存儲器控制方法，其可以快速地得到參考電壓的最佳值，且在讀取存儲器中的數(shù)據(jù)時也可以不斷地修正參考電壓的最佳值，以供快速且正確地讀取存儲器中的數(shù)據(jù)。

根據(jù)本發(fā)明一實施例，一種存儲器控制電路包含有一比較器、一眼寬測量電路以及一校正電路，其中該比較器用以比較一數(shù)據(jù)信號與一參考電壓，以產(chǎn)生一比較后數(shù)據(jù)信號；該眼寬測量電路耦接于該比較器，且用以測量該比較后數(shù)據(jù)信號的眼寬，以產(chǎn)生一測量結(jié)果；以及該校正電路耦接于該比較器與該眼寬測量電路，并用以根據(jù)該測量結(jié)果來調(diào)整該參考電壓的電平。

根據(jù)本發(fā)明另一實施例，一種存儲器控制方法，包含有：比較一數(shù)據(jù)信號與一參考電壓，以產(chǎn)生一比較后數(shù)據(jù)信號；測量該比較后數(shù)據(jù)信號的眼寬，以產(chǎn)生一測量結(jié)果；以及根據(jù)該測量結(jié)果來調(diào)整該參考電壓的電平。

根據(jù)本發(fā)明另一實施例，一種存儲器控制電路包含有一比較器、一工作周期檢測電路以及一校正電路，其中該比較器用以比較一數(shù)據(jù)信號與一參考電壓，以產(chǎn)生一比較后數(shù)據(jù)信號；該工作周期檢測電路耦接于該比較器，且用以檢測該比較后數(shù)據(jù)信號的工作周期，以產(chǎn)生一檢測結(jié)果；以及該校正電路耦接于該比較器與該工作周期檢測電路，并用以根據(jù)該檢測結(jié)果來調(diào)整該參考電壓的電平。

本發(fā)明的有益效果在于，簡要歸納本發(fā)明，在本發(fā)明的存儲器控制電路及相關(guān)的存儲器控制方法中，其可以通過前景校正的方式以使得在電子裝置開機時便可以決定出最佳的參考電壓，也可以通過背景校正的方式在讀取存儲器數(shù)據(jù)的過程中不斷地調(diào)整參考電壓，以使得比較后數(shù)據(jù)信號能夠一直維持有最大的眼寬。因此，通過本發(fā)明可以快速且隨時地得到參考電壓的最佳值，以快速且正確地讀取存儲器中的數(shù)據(jù)。

附圖說明

圖1為根據(jù)本發(fā)明一實施例的存儲器控制電路的示意圖

圖2為根據(jù)本發(fā)明一實施例的眼寬測量電路的操作示意圖。

圖3為根據(jù)本發(fā)明一實施例的存儲器控制方法的流程圖。

圖4為根據(jù)本發(fā)明另一實施例的存儲器控制方法的流程圖。

圖5為根據(jù)本發(fā)明另一實施例的存儲器控制方法的流程圖。

其中，附圖標(biāo)記說明如下：

100 存儲器控制電路

102 存儲器

110 比較器