[發明專利]源漏結構及其制造方法

在審

• 申請號: 201410387740.5
• 申請日: 2014-08-07
• 公開（公告）號: CN105336781A
• 公開（公告）日: 2016-02-17
• 發明（設計）人: 王成誠
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L21/336;H01L21/265
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 李志剛;吳貴明

技術領域

本申請涉及半導體制造領域，具體而言，涉及一種源漏結構及其制造方法。

背景技術

眾所周知，當對記憶元件編程時，所有其他元件共享相同的位線，這些元件受限于一個高漏極偏壓，這個偏壓叫做漏極(或者程序)干擾。同時，持續的漏極偏壓導致的長脈沖時間的讀操作將使元件共享相同的位線輕微寫操作。由于閃存尺寸的不斷縮小，漏極偏壓作用在閃存陣列的位線上形成的漏極干擾限制了閃存的可靠性。

如圖1所示，在程序操作過程中，雖然元件A監測不到柵極電壓，但是元件A能監測到程序漏極電壓(～4V)。當對位線上的任意元件(可能是數千個元件)進行編程時，會存在應力電壓。擦除元件上面的高浮柵電勢使電子注入到浮柵，如果隧道氧化物質量很差，由于漏極和浮柵極之間存在的高電場，編程元件可能會丟失電子。因此，需要在經過很多編程和擦除的循環后，確保隧道氧化物的良好質量。

特別地，對于一般的存貯器件單元，通過溝道熱電子(ChannelHotElectron，簡稱為CHE)程序裝置確定漏極電壓時，溝道摻雜程度一定要非常高，才能在高編程電壓下防止元件槽穿孔。而溝道摻雜程度高就導致存貯器件單元的漏極結相對比較陡峭，進而產生隧道效應，從而激發熱電子效應，使得漏極-襯底結的橫向場強方向產生高電場，即增加了漏極干擾，降低了器件可靠性。因此，降低閃存元件中漏極-襯底結的最大電場和減少熱載流子的產生是抑制漏極干擾的主要方法。

如圖2a至圖2c所示為傳統工藝制造源漏結構的各步驟實施后的剖面結構示意圖。

圖2a所示為在襯底上形成第一柵極，第二柵極和第三柵極后的剖面結構示意圖，后續將在襯底101’的位于第一柵極a1’和第二柵極a2’之間的部分中形成源極區10’，在襯底101’的位于第二柵極a2’和第三柵極a3’之間的部分中形成漏極區20’。首先，對第一柵極a1’和第二柵極a2’之間的襯底部分進行自對準源極注入，形成源極區的自對準源極區102’；然后，對自對準源極區102’進行反型離子注入，在進行反型離子注入的過程中控制注入的角度、劑量和能量，在自對準源極區102’側面與底面結合處形成源極-襯底結103’(sourcesubstratejunction)。

圖2b所示為在第二柵極和第三柵極之間的襯底部分中進行輕摻雜漏注入，形成漏極區的輕摻雜超淺結后的剖面結構示意圖，此時形成的輕摻雜超淺結104’邊緣弧度相對于源極-襯底結103’的邊緣弧度較小，因此相對于源極-襯底結103’比較陡峭。

圖2c所示為在第一柵極、第二柵極和第三柵極上形成隔離件后的剖面結構示意圖，其中，第一柵極a1’和第二柵極a2’之間相對的兩個隔離件接觸閉合。然后，對襯底101’的在第二柵極a2’和第三柵極a3’之間的裸露部分進行漏極注入形成漏極區20’的漏極重摻雜區107’。

在現有技術中，通常利用降低操作電壓的方法來抑制漏極干擾，這樣雖然提高了性能，但是犧牲了編程速度。針對現有技術中源漏結構存在漏極干擾的問題，目前尚未提出有效的解決方案。

發明內容

本申請的主要目的在于提供一種源漏結構及其制造方法，以解決源漏結構存在漏極干擾的問題。

為了實現上述目的，根據本申請的一個方面，提供了一種源漏結構。根據本申請的源漏結構包括：設置在襯底中的漏極區和源極區，漏極區包括輕摻雜超淺結和漏極重摻雜區，其特征在于，漏極區還包括：漏極-襯底結，設置在輕摻雜超淺結和襯底的靠近輕摻雜超淺結的側面與底面結合處的部分中，漏極-襯底結中的雜質離子與輕摻雜超淺結中的雜質離子為反型離子。

進一步地，位于輕摻雜超淺結中的漏極-襯底結的邊緣弧度小于輕摻雜超淺結的邊緣弧度。

進一步地，漏極-襯底結中的雜質離子濃度小于漏極重摻雜區中的雜質離子濃度。

進一步地，源極區包括：源極-襯底結，設置在源極區和襯底的靠近源極區的側面與底面結合處的部位。

進一步地，源漏結構還包括：柵極，設置在源極區和漏極區之間的襯底上；側墻，設置在柵極的側壁上且沿遠離柵極的方向延伸至漏極重摻雜區的邊緣。

進一步地，源漏結構的溝道類型為N型溝道，漏極-襯底結中的雜質離子為P型離子。