[發明專利]驅動電路的延遲控制電路、驅動電路以及其操作方法

有效

• 申請號: 201410386780.8
• 申請日: 2014-08-08
• 公開（公告）號: CN105322929B
• 公開（公告）日: 2018-10-12
• 發明（設計）人: 拉塞爾·金德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K17/28
• 分類號: H03K17/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

本發明提供了一種驅動電路，包括串聯連接的第一開關和第二開關、延遲生成電路和延遲控制電路。延遲生成電路和延遲控制電路連接至第一開關和第二開關的第一控制端和第二控制端。延遲生成電路被配置為根據輸入信號和第一開關和第二開關的相繼ON時間之間的延遲來交替導通第一開關和第二開關。延遲控制電路被配置為存儲延遲設置，并且根據存儲的設置、第一控制端處的第一電壓以及第二控制端處的第二電壓控制延遲生成電路，以生成延遲。本發明還公開了驅動電路的操作方法。

技術領域

本發明一般地涉及半導體技術領域，更具體地，涉及驅動電路及其操作方法。

背景技術

在許多應用中使用包括兩個串聯連接的開關的驅動電路。在這樣的驅動電路中，由于可能的功耗、升高的工作溫度和/或可能的故障，串聯連接的開關均處于導通或擊穿的狀態，這種情況是需要關注的。為了防止擊穿，在開關的相繼ON時間內插入先斷后通延遲從而確保在一個開關導通之前，另一個開關截止。這種延遲帶來了進一步的問題，因為過度的延遲可能會降低效率而延遲不足則可能出現擊穿。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種驅動電路，包括：第一開關和第二開關，所述第一開關和所述第二開關串聯連接，所述第一開關包括第一控制端，所述第二開關包括第二控制端；延遲生成電路，連接至所述第一控制端和所述第二控制端，所述延遲生成電路被配置為根據輸入信號和所述第一開關和所述第二開關的相繼ON時間之間的延遲而交替地導通所述第一開關和所述第二開關；以及延遲控制電路，連接至所述第一控制端和所述第二控制端，所述延遲控制電路被配置為：存儲所述延遲的設置，和根據存儲的設置、所述第一控制端處的第一電壓以及所述第二控制端處的第二電壓控制所述延遲生成電路，以生成所述延遲。

在該驅動電路中，所述延遲控制電路還被配置為：根據所述第一電壓和所述第二電壓確定是否調節所述存儲的設置，響應于調節所述存儲的設置的第一判定，調節所述存儲的設置，以及響應于不調節所述存儲的設置的第二判定，保持所述存儲的設置不變。

在該驅動電路中，所述第一判定表示所述第一開關和所述第二開關的死區情況或擊穿情況，以及所述第二判斷表示所述第一開關和所述第二開關無死區情況和無擊穿情況。

在該驅動電路中，所述延遲控制電路沒有與所述第一開關和所述第二開關之間的輸出節點直接電連接。

在該驅動電路中，所述延遲控制電路包括：第一電路，被配置為響應于所述輸入信號從第一狀態至第二狀態的第一轉換，控制所述延遲生成電路以生成所述第一開關的ON時間和所述第二開關的相繼ON時間之間的第一延遲；以及第二電路，被配置為響應于所述輸入信號從第二狀態至第一狀態的第二轉換，控制所述延遲生成電路以生成所述第二開關的ON時間和所述第一開關的相繼ON時間之間的第二延遲，其中，所述第一電路被配置為獨立于所述第二電路工作從而控制獨立于所述第二延遲的所述第一延遲。

在該驅動電路中，所述第一電路被配置為：存儲所述第一延遲的第一設置，和根據存儲的第一設置、所述第一電壓和所述第二電壓，控制所述延遲生成電路以生成所述第一延遲，以及所述第二電路被配置為：存儲所述第二延遲的第二設置，和根據存儲的第二設置、所述第一電壓和所述第二電壓，控制所述延遲生成電路以生成所述第二延遲。

在該驅動電路中，所述延遲控制電路包括：信號預處理電路，被配置為由所述第一電壓和所述第二電壓生成以下信號：第一死區信號，對應于在所述輸入信號從第一狀態至第二狀態的第一轉換時，所述第一開關和所述第二開關的死區情況，第一擊穿信號，對應于在所述第一轉換時所述第一開關和所述第二開關的擊穿情況，第二死區信號，對應于在所述輸入信號從所述第二狀態至所述第一狀態的第二轉換時，所述第一開關和所述第二開關的死區情況，第二擊穿信號，對應于在所述第二轉換時所述第一開關和所述第二開關的擊穿情況。