[發(fā)明專利]半導(dǎo)體元件及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410386212.8
• 申請(qǐng)日: 2014-08-07
• 公開（公告）號(hào): CN105448923A
• 公開（公告）日: 2016-03-30
• 發(fā)明（設(shè)計(jì)）人: 許芳豪;李鴻志
• 申請(qǐng)（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115;H01L21/8247;H01L21/762
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體元件及其制造方法。

背景技術(shù)

隨著半導(dǎo)體元件集成度的提高，元件尺寸不斷地縮小。元件中每個(gè)構(gòu)件的尺寸愈來愈小，彼此間的距離也愈來愈近。一般而言，元件與元件之間藉由隔離結(jié)構(gòu)來彼此隔離。現(xiàn)今較常使用的隔離結(jié)構(gòu)為淺溝渠隔離結(jié)構(gòu)(shallowtrenchisolation，STI)。在記憶元件中，適當(dāng)?shù)臏\溝渠隔離結(jié)構(gòu)能提高柵極耦合比(gatecouplingratio，GCR)、減少相鄰記憶元件間的干擾、同時(shí)使記憶元件具有良好的可靠度。

發(fā)明內(nèi)容

本發(fā)明的目的在于，提供一種新的半導(dǎo)體元件及其制造方法，所要解決的技術(shù)問題是使其能夠提高柵極耦合比、減少相鄰記憶元件間的干擾,并且使半導(dǎo)體元件具有良好的可靠度，非常適于實(shí)用。

本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件，包括基底、多個(gè)第一介電層、多個(gè)第一導(dǎo)體層以及多個(gè)隔離結(jié)構(gòu)。所述基底具有多個(gè)溝渠。所述第一介電層分別配置于相鄰兩個(gè)所述溝渠之間的所述基底上。所述第一導(dǎo)體層配置于所述第一介電層上。所述隔離結(jié)構(gòu)位于所述溝渠中，每一隔離結(jié)構(gòu)包括平坦區(qū)與凹陷區(qū)，所述平坦區(qū)的上表面高于所述第一介電層的上表面。

本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。

前述的半導(dǎo)體元件，其中所述凹陷區(qū)為U形、V形、梯形、乳頭形、W形或階梯形。

前述的半導(dǎo)體元件，其中所述凹陷區(qū)的底面低于所述平坦區(qū)的上表面，并且高于所述第一介電層的上表面。

前述的半導(dǎo)體元件，還包括：第二導(dǎo)體層以及第二介電層。所述第二導(dǎo)體層配置于所述第一導(dǎo)體層與所述隔離結(jié)構(gòu)上；所述第二介電層配置于所述第一導(dǎo)體層與所述第二導(dǎo)體層之間以及所述隔離結(jié)構(gòu)與所述第二導(dǎo)體層之間。

本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件的制造方法，包括：在基底上依序形成第一介電層與第一導(dǎo)體層。圖案化所述第一導(dǎo)體層與所述第一介電層，并且在所述基底中形成多個(gè)溝渠。在所述溝渠中形成多個(gè)隔離材料層。移除部分所述隔離材料層，以形成多個(gè)隔離層，裸露出所述第一導(dǎo)體層的側(cè)壁。移除部分所述隔離層，以形成多個(gè)隔離結(jié)構(gòu)，每一隔離結(jié)構(gòu)包括平坦區(qū)與凹陷區(qū)。

本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。

前述的半導(dǎo)體元件的制造方法，其中所述移除部分所述隔離層的步驟包括：在每一第一導(dǎo)體層的側(cè)壁上形成第一襯間隙壁。以所述第一襯間隙壁為罩幕，蝕刻所述隔離層。移除所述第一襯間隙壁。

前述的半導(dǎo)體元件的制造方法，其中蝕刻所述隔離層的方法包括干式蝕刻法。

前述的半導(dǎo)體元件的制造方法，其中移除所述第一襯間隙壁的方法包括濕式蝕刻法。

前述的半導(dǎo)體元件的制造方法，還包括：在移除所述第一襯間隙壁之前，在所述第一襯間隙壁的側(cè)壁形成第二襯間隙壁。以所述第一襯間隙壁以及所述第二襯間隙壁為罩幕，蝕刻部分所述隔離層。移除所述第一襯間隙壁與所述第二襯間隙壁。

前述的半導(dǎo)體元件的制造方法，其中移除部分所述隔離材料層的方法包括干式蝕刻法。

本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方案，本發(fā)明半導(dǎo)體元件及其制造方法至少具有下列優(yōu)點(diǎn)及有益效果：本發(fā)明的半導(dǎo)體元件及其制造方法能夠提高柵極耦合比、減少相鄰浮置柵極間的干擾，并且使半導(dǎo)體元件具有良好的可靠度。

綜上所述，本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制造方法。所述半導(dǎo)體元件包括基底、第一介電層、第一導(dǎo)體層以及隔離結(jié)構(gòu)。基底具有溝渠；第一介電層配置于相鄰兩個(gè)溝渠之間的基底上；第一導(dǎo)體層配置于第一介電層上；隔離結(jié)構(gòu)位于溝渠中，包括平坦區(qū)與凹陷區(qū)，平坦區(qū)的上表面高于第一介電層的上表面。本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極效果,誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。

上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖,詳細(xì)說明如下。

附圖說明

圖1A至圖1H是根據(jù)本發(fā)明一實(shí)施例所繪示的半導(dǎo)體元件的制造流程的剖面示意圖。

圖2至圖5是依照本發(fā)明其他實(shí)施例所繪示的半導(dǎo)體元件的剖面示意圖。

圖6A至圖6B是根據(jù)本發(fā)明另一實(shí)施例所繪示的半導(dǎo)體元件的制造流程的剖面示意圖。