[發明專利]半導體元件及其制造方法

在審

• 申請號: 201410386212.8
• 申請日: 2014-08-07
• 公開（公告）號: CN105448923A
• 公開（公告）日: 2016-03-30
• 發明（設計）人: 許芳豪;李鴻志
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247;H01L21/762
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種半導體元件，其特征在于其包括：

基底，所述基底具有多個溝渠；

多個第一介電層，分別配置于相鄰兩個所述溝渠之間的所述基底上；

多個第一導體層，配置于所述第一介電層上；以及

多個隔離結構，位于所述溝渠中，每一隔離結構包括平坦區與凹陷區，所述平坦區的上表面高于所述第一介電層的上表面。

2.根據權利要求1所述的半導體元件，其特征在于其中所述凹陷區為U形、V形、梯形、乳頭形、W形或階梯形。

3.根據權利要求1所述的半導體元件，其特征在于其中所述所述凹陷區的底面低于所述平坦區的上表面，并且高于所述第一介電層的上表面。

4.根據權利要求1所述的半導體元件，其特征在于其還包括：

第二導體層，配置于所述第一導體層與所述隔離結構上；以及

第二介電層，配置于所述第一導體層與所述第二導體層之間以及所述隔離結構與所述第二導體層之間。

5.一種半導體元件的制造方法，其特征在于其包括以下步驟：

在基底上依序形成第一介電層與第一導體層；

圖案化所述第一導體層與所述第一介電層，并且在所述基底中形成多個溝渠；

在所述溝渠中形成多個隔離材料層；

移除部分所述隔離材料層，以形成多個隔離層，裸露出所述第一導體層的側壁；以及

移除部分所述隔離層，以形成多個隔離結構，每一隔離結構包括平坦區與凹陷區。

6.根據權利要求5所述的半導體元件的制造方法，其特征在于其中移除部分所述隔離層的步驟包括：

在每一第一導體層的側壁上形成第一襯間隙壁；

以所述第一襯間隙壁為罩幕，蝕刻所述隔離層；以及

移除所述第一襯間隙壁。

7.根據權利要求6所述的半導體元件的制造方法，其特征在于其中蝕刻所述隔離層的方法包括干式蝕刻法。

8.根據權利要求6所述的半導體元件的制造方法，其特征在于其中移除所述第一襯間隙壁的方法包括濕式蝕刻法。

9.根據權利要求6所述的半導體元件的制造方法，其特征在于其還包括：

在移除所述第一襯間隙壁之前，在所述第一襯間隙壁的側壁形成第二襯間隙壁；

以所述第一襯間隙壁以及所述第二襯間隙壁為罩幕，蝕刻所述隔離層；以及

移除所述第一襯間隙壁與所述第二襯間隙壁。

10.根據權利要求5所述的半導體元件的制造方法，其特征在于其中移除部分所述隔離材料層的方法包括干式蝕刻法。