[發明專利]并行向下兼容的多模IRA_LDPC譯碼器及其譯碼方法

有效

• 申請號: 201410384058.0
• 申請日: 2014-08-06
• 公開（公告）號: CN105337618B
• 公開（公告）日: 2018-11-20
• 發明（設計）人: 龔瑩瑩;鄒宇;楊凡;陳小元
• 申請（專利權）人: 上海明波通信技術股份有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種并行向下兼容的多模IRA_LDPC譯碼器，其特征是，包括：

后驗信息存儲單元連接后驗信息存儲和數據處理單元間的數據切換模塊，后驗信息存儲單元共有2×Z個單口隨機存取存儲器,深度L_QRAM跟碼長L_ldpc的關系式為L_ldpc＝Z×L_QRAM，后驗信息存儲單元位寬由定點量化后驗信息得到，Z表示并行度；

初始化輸入信息單口存儲單元連接初始化輸入信息存儲和數據處理單元間的數據切換模塊，用于列掃描變量節點的更新，其存儲空間位寬和深度都與后驗信息存儲單元一致，個數為后驗信息存儲單元的一半；

后驗信息存儲和數據處理單元間的數據切換模塊連接數據處理單元，根據主控模塊傳入的后驗信息存儲單元的讀寫控制信號，實現數據的切換；

初始化輸入信息存儲和數據處理單元間的數據切換模塊連接數據處理單元，根據主控模塊傳入的初始化輸入信息單口存儲單元的讀寫控制信號，進行數據切換；

數據處理單元連接先驗信息和數據處理單元之間的數據切換模塊,用于變量節點和校驗節點的更新計算；

先驗信息和數據處理單元之間的數據切換模塊連接先驗信息壓縮存儲單元和壓縮后的先驗信息符號位存儲單元，根據主控模塊傳入的先驗信息壓縮存儲單元和壓縮后的先驗信息符號位存儲單元的讀寫控制信號，進行數據切換；先驗信息壓縮存儲單元用于存儲先驗信息的最小值、次小值、符號異或值和最小值位置索引壓縮值，先驗信息壓縮存儲單元的個數有Z個，深度L_RRAM與不同碼率校驗矩陣的行數R_L的關系式為R_L＝Z×L_RRAM,其位寬由歸一化最小值算法得到的最小值、次小值、符號異或位和索引值的累加和得到；

壓縮后的先驗信息符號位存儲單元，壓縮后的先驗信息符號位存儲單元位存儲器位寬為并行度Z，深度為非零子塊的個數SUB_MAX_CNT，采用雙口隨機存取存儲器；

讀寫以及功能模塊動作控制的主控單元模塊，分別控制初始化輸入信息單口存儲單元、數據處理單元和先驗信息壓縮存儲單元的整體讀寫時序，即分為初始化控制，譯碼迭代控制以及譯碼輸出控制，其連接第一～第三只讀存儲器；

第一只讀存儲器，用于存儲行掃描校驗節點更新時的每一個非零子矩陣的行塊號、列塊號以及偏移量，其存儲深度是非零子塊的個數SUB_MAX_CNT，存儲器的寬度為行掃描時的行塊號、列塊號和偏移量位寬累加和；

第二只讀存儲器，用于存儲列掃描變量節點更新時的每一個非零子矩陣的列塊號、行塊號以及偏移量，其存儲深度是非零之塊的個數SUB_MAX_CNT，存儲器的寬度為列掃描時的列塊號、行塊號和偏移量位寬累加和；

第三只讀存儲器，用于存儲所有碼率對應每個子塊外信息數據壓縮后自身符號位列尋址的地址以及此非零子塊對應每行塊的偏移地址，其存儲深度是非零子塊的個數SUB_MAX_CNT，存儲器的寬度為列掃描時的子塊在行掃描的行偏移地址及列尋址地址。

2.一種利用權利要求1所述譯碼器的IRA_LDPC譯碼方法，其特征是，包括：

步驟1)初始化，根據并行度Z調序存儲輸入信息，用于后續變量節點的更新，即對輸入信息進行QC行列變換和矩陣拆分；

步驟2)行掃描，校驗節點R_mn的更新；

行掃描遍歷所有校驗矩陣的每行的所有的非零元，得到每行行重個數的變量節點對應的后驗信息與校驗節點對應的先驗信息差值，用于歸一化最小值算法的處理，最終完成校驗節點的更新；

在行掃描的同時，根據取出的上次迭代的后驗信息，對其截取最高位即符號位，通過異或邏輯能夠實時完成硬判決，實現提前迭代判斷；

步驟3)列掃描，變量節點Q_nm的更新；

列掃描遍歷所有校驗矩陣的每列的所有的非零元，得到每列列重個數的先驗信息的累加和值，與輸入信息相加，最終完成后驗信息的更新；

步驟4)迭代次數加1，重復步驟2)和3)，直至達到最大迭代次數；

步驟5)譯碼結果進行調序譯碼輸出，即在譯碼結束時對正確的譯碼結果進行與步驟1)對應反變換。

3.如權利要求2所述的IRA_LDPC譯碼方法，其特征是：步驟1)初始化將輸入信息存儲為對應于相應并行度下的準循環矩陣。