[發(fā)明專利]集成電路、多層裝置的結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201410382800.4
• 申請日: 2014-08-06
• 公開（公告）號: CN105097816B
• 公開（公告）日: 2018-05-25
• 發(fā)明（設(shè)計(jì)）人: 陳士弘
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/11551
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

本發(fā)明公開了一種集成電路、多層裝置的結(jié)構(gòu)及其制造方法。該多層裝置的結(jié)構(gòu)包括：一基板；N個(gè)梯級，位于該基板上，這些梯級自該基板在一第一水平的一表面，延伸到該基板在一第二水平的一表面，其中N為大于或等于1的整數(shù)；有源層與絕緣層交錯(cuò)的一疊層，該疊層位于該基板上，該疊層包括多個(gè)次疊層，這些次疊層與該N個(gè)梯級對應(yīng)設(shè)置以分別形成接觸區(qū)域，這些接觸區(qū)域位于設(shè)置在一共享水平的這些次疊層；以及多個(gè)導(dǎo)體，位于這些接觸區(qū)域，且這些導(dǎo)體分別連接至各該次疊層的這些有源層的降落區(qū)域。

技術(shù)領(lǐng)域

本發(fā)明關(guān)于用于多層集成電路中的層間連接器及其類似物，包括高密度的三維(three-dimensional，3D)存儲器裝置，尤其是一種集成電路、多層裝置的結(jié)構(gòu)及其制造方法。

背景技術(shù)

制造高密度存儲器裝置時(shí)，集成電路每單位面積的數(shù)據(jù)量可為一關(guān)鍵因子。因此，隨著存儲器設(shè)備的臨界尺寸接近光刻(lithographic)技術(shù)的限制，為實(shí)現(xiàn)更大的儲存密度以及更低的每位成本，疊層多階或多層存儲單元的技術(shù)已經(jīng)被提出。

例如，Lai，et al.“A Multi-Layer Stackable Thin-Film Transistor(TFT)NAND-Type Flash Memory，”IEEE Int’l Electron Devices Meeting，11-13 Dec.2006；以及Jung et al.，“Three Dimensionally Stacked NAND Flash Memory Technology UsingStacking Single Crystal Si Layers on ILD and TANOS Structure for Beyond 30nmNode，”IEEE Int’l Electron Devices Meeting，11-13 Dec.2006.，上述兩篇文獻(xiàn)提及應(yīng)用在電荷捕捉存儲器中的薄膜晶體管技術(shù)。

此外，在Johnson et al.，“512-Mb PROM With a Three-Dimensional Array ofDiode/Anti-fuse Memory Cells，”IEEE J.of Solid-State Circuits，Vol.38，No.11，Nov.2003.此篇文獻(xiàn)中已揭露將交叉點(diǎn)陣列技術(shù)應(yīng)用于反熔絲存儲器中。另外亦可參照美國專利案U.S.Patent No.7,081,377to Cleeves entitled“Three-Dimensional Memory.”的內(nèi)容。

另一種在電荷捕捉存儲器技術(shù)中提供垂直與非門(NAND)單元的結(jié)構(gòu)，敘述在“Novel 3-D Structure for Ultra-High Density Flash Memory with VRAT and PIPE，”by Kim et al.，2008 Symposium on VLSI Technology Digest of Technical Papers；”17-19 June 2008；pages 122-123.此篇文獻(xiàn)中。

在三維(three-dimensional，3D)疊層存儲器裝置中，用以耦接存儲單元的底層至譯碼電路及其類似物的導(dǎo)電內(nèi)連接器穿過頂層。使用內(nèi)連接器的成本隨著光刻步驟的數(shù)量而增加。Tanaka et al.，“Bit Cost Scalable Technology with Punch and PlugProcess for Ultra High Density Flash Memory，”2007 Symposium on VLSITechnology Digest of Technical Papers；12-14June 2007；pages 14-15是敘述其中一種減少光刻步驟的方法。