[發(fā)明專利]具有氣隙結(jié)構(gòu)的半導(dǎo)體器件及其制造方法有效
| 申請(qǐng)?zhí)枺?/td> | 201410371298.7 | 申請(qǐng)日: | 2014-07-31 |
| 公開(公告)號(hào): | CN105097663B | 公開(公告)日: | 2019-05-24 |
| 發(fā)明(設(shè)計(jì))人: | 丁致遠(yuǎn);謝志宏 | 申請(qǐng)(專利權(quán))人: | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類號(hào): | H01L21/768 | 分類號(hào): | H01L21/768;H01L23/522 |
| 代理公司: | 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;孫征 |
| 地址: | 中國(guó)臺(tái)*** | 國(guó)省代碼: | 中國(guó)臺(tái)灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 有氣 結(jié)構(gòu) 半導(dǎo)體器件 及其 制造 方法 | ||
本發(fā)明提供了一種方法,包括在襯底上的介電層中形成導(dǎo)電部件。在襯底上形成第一硬掩模層和下面的第二硬掩模層。第二硬掩模層對(duì)等離子體蝕刻工藝的蝕刻選擇性高于第一硬掩模層對(duì)等離子體蝕刻工藝的蝕刻選擇性。第二硬掩模層可以在形成掩蔽元件期間保護(hù)介電層。該方法還包括:實(shí)施等離子體蝕刻工藝,以在介電層中形成溝槽,該蝕刻工藝還可以去除第一硬掩模層。然后,在溝槽的上方形成蓋頂,以形成鄰近導(dǎo)電部件的氣隙結(jié)構(gòu)。本發(fā)明還提供了一種形成半導(dǎo)體器件的方法。
技術(shù)領(lǐng)域
本發(fā)明總體涉及半導(dǎo)體領(lǐng)域,更具體地,涉及具有氣隙結(jié)構(gòu)的半導(dǎo)體器件。
背景技術(shù)
半導(dǎo)體集成電路(IC)行業(yè)發(fā)展迅速。在IC的發(fā)展過程中,通常增大功能密度(即,在每個(gè)芯片面積內(nèi)互連器件的數(shù)量),但縮小了幾何尺寸(即,通過制造工藝可以得到的最小部件(或線))。這種按比例縮小工藝的優(yōu)點(diǎn)在于通常提高了生產(chǎn)效率和降低了相關(guān)成本。這種按比例縮小工藝也增強(qiáng)了IC的加工和制造的復(fù)雜度,并且為了實(shí)現(xiàn)這些進(jìn)步,需要在IC制造方面也要有相似的發(fā)展。
僅作為一個(gè)實(shí)例,用于承載在構(gòu)成電路的元件之間的電信號(hào)的互連件、導(dǎo)電跡線通常被嵌入在絕緣材料中。傳統(tǒng)上,該絕緣材料一直是二氧化硅。然而,二氧化硅的相對(duì)電容率(或介電常數(shù))(絕緣特性的測(cè)量值)相對(duì)較高。已建議使用具有低于氧化硅的介電常數(shù)的某些低k材料來代替二氧化硅以及提供可以減少干擾、噪聲以及互連件之間的寄生耦合電容的具有較低相對(duì)電容率的介電材料。實(shí)際上,由于空氣具有低介電常數(shù),所以提供具有低相對(duì)電容率的絕緣特性的一種方式是形成氣隙。然而,雖然在一些實(shí)施例中存在的用于產(chǎn)生氣隙結(jié)構(gòu)的制造工藝和氣隙結(jié)構(gòu)本身通常足夠,但是它們不能證明完全滿足所有方面的要求。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面,提供了一種制造半導(dǎo)體器件的方法,包括:在襯底上的介電層中形成導(dǎo)電部件;在襯底上形成第一硬掩模層和下面的第二硬掩模層,其中,第二硬掩模層在等離子體蝕刻工藝中的蝕刻速率大大低于第一硬掩模層在實(shí)施等離子體蝕刻工藝中的蝕刻速率;實(shí)施等離子體蝕刻工藝,以在介電層中形成溝槽,其中,溝槽鄰近導(dǎo)電部件;以及在溝槽上方形成蓋頂,以形成鄰近導(dǎo)電部件的氣隙結(jié)構(gòu)。
優(yōu)選地,形成導(dǎo)電部件包括:形成具有多層互連結(jié)構(gòu)的部件。
優(yōu)選地,形成導(dǎo)電部件包括:形成向半導(dǎo)體器件提供導(dǎo)電布線的導(dǎo)線。
優(yōu)選地,實(shí)施等離子體蝕刻工藝包括:形成溝槽的同時(shí)去除第一硬掩模層。
優(yōu)選地,形成蓋頂包括:在第二硬掩模層和蓋頂之間形成界面。
優(yōu)選地,形成第二硬掩模層包括:沉積MxOyNz的組合物,其中,M是金屬,O是氧,而N是氮,并且x>0,同時(shí)y和z≥0。
優(yōu)選地,形成第一硬掩模層包括:沉積SiCN、SiN、SiO2以及SiON中的至少一個(gè)。
優(yōu)選地,M選自由Al、Mn、Co、Ti、Ta、W、Ni、Sn和Mg組成的組中。
優(yōu)選地,該方法還包括:在實(shí)施等離子體蝕刻工藝之前,在第一硬掩模層上形成圖案化的光刻膠部件,其中,圖案化的光刻膠部件限定襯底的開口區(qū)域;蝕刻設(shè)置在開口區(qū)域上的第一硬掩模層;剝離圖案化的光刻膠部件;以及在剝離圖案化的光刻膠部件之后,去除開口區(qū)域上的第二硬掩模層。
優(yōu)選地,去除開口區(qū)域上的第二硬掩模層包括:實(shí)施濕蝕刻工藝。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司,未經(jīng)臺(tái)灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410371298.7/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





