[發明專利]具有氣隙結構的半導體器件及其制造方法

有效

• 申請號: 201410371298.7
• 申請日: 2014-07-31
• 公開（公告）號: CN105097663B
• 公開（公告）日: 2019-05-24
• 發明（設計）人: 丁致遠;謝志宏
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種制造半導體器件的方法，包括：

在襯底上的介電層中形成導電部件；

在所述導電部件上方形成蓋頂；

在所述襯底上形成第一硬掩模層和下面的第二硬掩模層，其中，所述第二硬掩模層在等離子體蝕刻工藝中的蝕刻速率大大低于所述第一硬掩模層在實施等離子體蝕刻工藝中的蝕刻速率；

實施所述等離子體蝕刻工藝，以在所述介電層中形成溝槽，其中，所述溝槽鄰近所述導電部件；

在所述蓋頂上方形成導電部件蓋頂；以及

在所述溝槽和所述導電部件蓋頂上方形成氣隙結構蓋頂，以形成鄰近所述導電部件的氣隙結構；

其中，所述蓋頂的表面區域處形成有氧化層，所述氣隙結構的上部通過所述導電部件蓋頂與所述導電部件間隔開并且所述氣隙結構的下部通過設置在所述下部與所述導電部件之間的所述襯底的介電材料與所述導電部件間隔開。

2.根據權利要求1所述的方法，其中，形成所述導電部件包括：形成具有多層互連結構的部件。

3.根據權利要求1所述的方法，其中，形成所述導電部件包括：形成向半導體器件提供導電布線的導線。

4.根據權利要求1所述的方法，其中，實施所述等離子體蝕刻工藝包括：形成所述溝槽的同時去除所述第一硬掩模層。

5.根據權利要求1所述的方法，其中，形成所述氣隙結構蓋頂包括：在所述第二硬掩模層和所述氣隙結構蓋頂之間形成界面。

6.根據權利要求1所述的方法，其中，形成所述第二硬掩模層包括：沉積M_xO_yN_z的組合物，其中，M是金屬，O是氧，而N是氮，并且x>0，同時y和z≥0。

7.根據權利要求6所述的方法，其中，形成所述第一硬掩模層包括：沉積SiCN、SiN、SiO₂以及SiON中的至少一個。

8.根據權利要求6所述的方法，其中，M選自由Al、Mn、Co、Ti、Ta、W、Ni、Sn和Mg組成的組中。

9.根據權利要求1所述的方法，還包括：

在實施所述等離子體蝕刻工藝之前，在所述第一硬掩模層上形成圖案化的光刻膠部件，其中，所述圖案化的光刻膠部件限定所述襯底的開口區域；

蝕刻設置在所述開口區域上的所述第一硬掩模層；

剝離所述圖案化的光刻膠部件；以及

在剝離所述圖案化的光刻膠部件之后，去除所述開口區域上的所述第二硬掩模層。

10.根據權利要求9所述的方法，其中，去除所述開口區域上的所述第二硬掩模層包括：實施濕蝕刻工藝。

11.一種制造半導體器件的方法，包括：

在襯底上形成導電部件；

在所述導電部件上方形成蓋頂；

在所述襯底上形成覆蓋所述導電部件和所述蓋頂的第一硬掩模層和下面的第二硬掩模層；

對所述第一硬掩模層實施第一蝕刻工藝，以在所述第一硬掩模層中形成開口，其中，所述開口覆蓋所述導電部件；

在所述第一蝕刻工藝之后實施第二蝕刻工藝，以去除在所述第一硬掩模層的開口下面的所述第二硬掩模層，其中，所述第二蝕刻工藝是濕蝕刻；以及

在所述第二蝕刻工藝之后實施第三蝕刻工藝，其中，所述第三蝕刻工藝將蝕刻后的所述第二硬掩模層作為掩蔽元件以在所述襯底中蝕刻溝槽，其中，所述導電部件介于所述溝槽之間，

在所述蓋頂上方形成導電部件蓋頂；

在所述溝槽和所述導電部件蓋頂上方形成氣隙結構蓋頂，以限定氣隙，所述氣隙的上部通過所述導電部件蓋頂與所述導電部件間隔開并且所述氣隙的下部通過設置在所述下部與所述導電部件之間的所述襯底的介電材料與所述導電部件間隔開；

其中，所述蓋頂的表面區域處形成有氧化層。