[發明專利]半導體器件及其制造方法

有效

• 申請號: 201410366838.2
• 申請日: 2014-07-29
• 公開（公告）號: CN104617141B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 李容源;韓振宇;黃大元;金慶旭
• 申請（專利權）人: 美格納半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 顧晉偉;鄭斌

本發明涉及一種通過使用反向摻雜提高擊穿電壓的半導體器件及其制造方法，所述半導體器件包括襯底、反向摻雜區和肖特基勢壘二極管(SBD)。擊穿電壓可以通過降低該區上雜質的濃度以及增強包括SBD的半導體器件的特性而提高。

相關申請的交叉引用

本申請要求2013年11月4日在韓國知識產權局提交的韓國專利申請第10-2013-0132769號的權益，將其全部公開內容通過引用并入本文用于所有目的。

技術領域

以下描述涉及一種半導體器件及其制造方法。半導體器件可以配置成減小有源區處的摻雜濃度并且通過對形成有肖特基勢壘二極管的區域進行反向摻雜來增強擊穿電壓。

背景技術

為了增加半導體電器件的切換速度以及為了減小能耗，減小導通電阻和柵極電容是優選的。為了減小導通電阻和柵極電容，通常應用將肖特基勢壘二極管(SBD)結合到半導體電器件(例如金屬氧化物半導體場效應晶體管(MOSFET))中的方法

肖特基勢壘二極管(SBD)通過金屬和半導體之間的結來形成肖特基勢壘。就是說，在金屬和半導體之間形成這樣的金屬-半導體結，產生肖特基勢壘。所使用的典型金屬為鉬、鉑、鉻或鎢、以及某些硅化物例如鈀硅化物和鉑硅化物；并且半導體通常為n型硅。金屬側用作二極管的正極并且n型半導體用作二極管的負極。該肖特基勢壘導致非常快的切換和低的正向壓降。

就使用各種載流子的漂移電流的嵌有SBD的MOSFET而言，沒有產生因為少量載流子注入的電荷積累而引起的延時，因而，快速切換可以成為可能。此外，效率隨著切換頻率的增加而提高。

然而，SBD在如下方面存在缺點：最大反向電壓低以及反向漏電流嚴重。此外，就嵌有SBD的MOSFET而言，肖特基二極管的擊穿電壓(BV)根據勢壘金屬和EPI電阻率確定。因此，如果在嵌有SBD的半導體器件中使用具有低電阻率的高濃度外延層，則導通電阻(RDS(ON))可能由于MOSFET漂移區中的電阻的增加而受干擾。

圖1為示出根據嵌有常規MOSFET(B)和傳統肖特基勢壘二極管(A)的半導體器件的EPI電阻率的擊穿電壓變化值的曲線的實例的圖。如圖1所示，應該理解的是，對于相同的EPI電阻率值，肖特基勢壘二極管(A)比MOSFET(B)擊穿電壓更低。

通常，為了解決該問題，通過施加保護環或溝槽場板嘗試使電場最小化。然而，該方法具有局限性，原因是半導體器件的襯底表面上的電場的分布特性與理論目標范圍有很大不同。

發明內容

提供本發明內容來以簡化的形式介紹將在具體實施方式中進一步描述的一系列概念。該發明內容并非旨在確認所要求保護的主題的關鍵特征或本質特征，也非旨在用于幫助確定所要求保護的主題的范圍。

在一個一般性方面中，半導體器件包括：具有某一濃度的襯底；具有另一濃度的反向摻雜區；以及包括反向摻雜區的肖特基勢壘二極管(SBD)。

半導體器件還可以包括與反向摻雜區接觸的金屬層，其中，襯底具有某種導電類型；反向摻雜區設置在襯底中；所述另一濃度低于所述某一濃度；并且SBD還包括金屬層。

半導體器件還可以包括具有另一導電類型并且設置在襯底中的阱區和體區。

反向摻雜區可以包括：設置在襯底的頂部中的第一摻雜區；設置在阱區中的第二摻雜區；以及設置在體區中的第三摻雜區。

第三摻雜區可以具有比第二摻雜區的摻雜濃度更高的摻雜濃度。

半導體器件還可以包括在襯底中的具有第一深度的第一溝槽和在襯底中的具有比第一深度更低的第二深度的第二溝槽。

第一溝槽可以設置在MOSFET區和SBD區之間的邊界中。