[發明專利]一種自動同步的多通道并行存儲DDS信號發生器

有效

• 申請號: 201410364630.7
• 申請日: 2014-07-29
• 公開（公告）號: CN104158515A
• 公開（公告）日: 2014-11-19
• 發明（設計）人: 劉科;郭廣坤;肖寅東;田書林;王厚軍;黃建國;彭宏偉
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 溫利平

1.一種自動同步的多通道并行存儲DDS信號發生器，包括：

一時鐘模塊，用于產生采樣時鐘；

一上位機，由一片高性能的微處理器結合相應的外圍電路構成，對整個信號發生器進行總體控制，包括將用戶要求譯碼成各模塊參數，再將參數轉換成各模塊要求格式的控制信號傳送到相應模塊；

k個數據產生模塊，每個數據產生模塊均由相位累加器、相位加法器、波形查找表組成，其中，相位累加器每來一次數據時鐘，相位累加器將上位機發送過來的頻率控制字K做一次累加，并僅截取其高M位作為輸出，相位加法器將相位累加器的輸出與上位機傳送過來的相位控制字P相加，實現各通道相位初始值的控制，相位加法器的輸出作為地址信號輸入到波形查找表，對于m路并行存儲，則對應m個相位加法器，均與相位累加器的輸出相加，每個相位加法器的輸出作為地址信號輸入到對應的波形查找表，波形查找表中數據是該波形在各個相位點的采樣量化后的幅度值，在每一個數據時鐘周期，各相位加法器的輸出輸入到波形查找表的地址線，波形查找表輸出對應相位值的幅度值即離散波形幅度值，其中，波形查找表內存儲的數據根據用戶定義的波形改變而改變；

k路數模轉換器(DAC)，每路數模轉換器與對應的數據產生模塊連接，在采樣時鐘的控制下，將數據產生模塊中m個波形查找表輸出的離散波形幅度值轉換成連續的階梯波，實現從數字波形到模擬波形的轉換，得到k路即k個通道的波形信號輸出；

一時鐘分配模塊，將時鐘模塊輸出的采樣時鐘分成k路，并分別作為采樣時鐘送入到k路數模轉換器中；

其特征在于，還包括：

一數據時鐘相位判決模塊；

對于k路DAC，每一路的內部分頻器均對采樣時鐘進行m分頻，然后將分頻信號分成兩路，一路作為插值時鐘，用于DAC內m個離散波形幅度值的插值處，另一路作為數據時鐘輸出到對應的數據產生模塊；每一路DAC輸出的數據時鐘同時輸出到數據時鐘相位判決模塊；

數據時鐘相位判決模塊接收來自k路DAC內部分頻器輸出的數據時鐘，并將其中一路數據時鐘作為參考數據時鐘，讓其他k-1路數據時鐘分別與參考數據時鐘異或，得到k-1路異或值；

對于每一路異或值，將一非相干采樣時鐘和該異或值同時接入一計數器中；

同時，在上位機中，也設置有一計數器，對非相干采樣時鐘進行計數，并設置計數次數Nc，計數器閾值Ns，其中，Ns<Nc，

在自動同步時，上位機發出初始化命令，使上位機中的計數器復位為0，數據時鐘相位判決模塊中的每一路的計數器復位為0，然后，每一個非相干采樣時鐘到來時，上位機中的計數器計數值加1，數據時鐘相位判決模塊中的每一路的計數器：如果異或值為低，則計數器在每次非相干采樣時鐘到來時計數值加1，如果為異或值為高，則計數器在每次非相干采樣時鐘到來時計數值不變；

當上位機中的計數器計數值達到計數次數Nc時，則數據時鐘相位判決模塊中各路的計數器停止計數，上位機讀取個各路的計數器的計數值，并進行判斷：

如果計數值大于等于計數器閾值Ns則表示該路參考數據時鐘對應的通道已經同步，如果小于，則表示該路參考數據時鐘對應的通道不同步；

對于不同步的通道，則對該通道DAC的內部分頻器進行重新配置，然后上位機重新初始化化，使上位機中的計數器復位為0，數據時鐘相位判決模塊中的每一路的計數器復位為0，然后進行計數、判斷，這樣重復，直到數據時鐘相位判決模塊中所有各路的計數器計數值都大于等于計數器閾值Ns為止，這樣k路DAC內部分頻器輸出的數據時鐘同相位，各通道的波形信號同步。

2.根據權利要求1所述的DDS信號發生器，其特征在于，所述數據時鐘相位判決模塊6中，每一路異或值在送到對應的計數器之前，經過一個觸發器，在非相干脈沖到來時對其進行鎖存。