[發明專利]半導體器件的制作方法及半導體器件有效
| 申請號: | 201410363920.X | 申請日: | 2014-07-28 |
| 公開(公告)號: | CN105336681B | 公開(公告)日: | 2018-05-04 |
| 發明(設計)人: | 賀吉偉;王剛寧;朱巖巖;劉麗;馮喆韻;蒲賢勇;孫濤 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/77 | 分類號: | H01L21/77;H01L21/768 |
| 代理公司: | 北京康信知識產權代理有限責任公司11240 | 代理人: | 吳貴明,張永明 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 制作方法 | ||
技術領域
本申請涉及半導體集成電路制作技術領域,具體而言,涉及一種半導體器件的制作方法及半導體器件。
背景技術
在半導體器件的制作過程中,例如在邏輯器件或高壓器件等的制作過程中,通常需要在襯底中形成埋入層以在豎直方向上隔離有源區和襯底,然后刻蝕襯底形成與埋入層相連的凹槽,并在凹槽中形成填充材料層。上述填充材料層中材料可以為隔離材料,以在橫向上隔離有源區和襯底。上述填充材料層中材料還可以包括形成于凹槽內壁上的隔離材料和位于隔離材料中的導電材料,其中形成于凹槽內壁上的隔離材料用于在橫向上隔離有源區和襯底,位于隔離材料中的導電材料用于在埋入層和外圍電路之間形成電連接。
圖1至圖5示出了現有半導體器件的制作方法。該制作方法包括以下步驟:首先,提供如圖1所示形成有埋入層20′的襯底10′;然后,在襯底10′的表面形成掩膜層40′,進而形成如圖2所示的基體結構;接下來,根據所欲形成的與埋入層20′相連的凹槽51′的位置向下刻蝕掩膜層40′和襯底10′形成與埋入層20′相連的凹槽51′,并在凹槽51′中形成填充材料層52′,進而形成如圖3所示的基體結構;接下來,依次刻蝕位于所形成的凹槽與所欲形成有源區的位置之間的掩膜層40′和襯底10′形成淺溝槽61′,去除掩膜層40′,并在淺溝槽61′與欲形成有源區的襯底表面上形成隔離物質預備層70′,進而形成如圖4所示的基體結構;最后,刻蝕去除位于欲形成有源區的襯底表面上的隔離物質預備層70′形成淺溝槽隔離結構71′和有源區80′,進而形成如圖5所示的基體結構。
在上述半導體器件的制作方法中,刻蝕形成淺溝槽時,通常為干法刻蝕,例如等離子刻蝕。這種刻蝕方法會對前期形成的填充材料層造成損傷,并會在填充材料層的表面上形成刻蝕殘留物,從而影響后續工藝的進行,進而降低半導體器件的性能。目前,針對上述問題還沒有有效的解決方法。
發明內容
本申請旨在提供一種半導體器件的制作方法及半導體器件,以提高半導體器件的性能。
為了實現上述目的,根據本申請的一個方面,提供了一種半導體器件的制作方法,該制作方法包括:提供襯底,襯底內形成有埋入層;刻蝕襯底形成第一淺溝槽,第一淺溝槽的深度小于埋入層在襯底內的深度,并將相鄰第一淺溝槽之間的襯底作為有源區;形成覆蓋第一淺溝槽和襯底的隔離物質層;刻蝕隔離物質層和襯底,形成使部分埋入層暴露的凹槽,其中,第一淺溝槽位于有源區和凹槽之間;在凹槽中形成填充材料層。
進一步地,形成第一淺溝槽的步驟包括:在襯底的表面上形成掩膜層;依次刻蝕掩膜層和襯底,以形成第一淺溝槽;去除剩余的掩膜層。
進一步地,形成凹槽的步驟包括:沿對應于欲形成凹槽的位置向下刻蝕隔離物質層至襯底的表面裸露,形成橫截面積大于所欲形成凹槽的橫截面積的第一通孔;以及沿第一通孔中向下刻蝕襯底,形成凹槽。
進一步地,在凹槽中形成填充材料層的步驟之后,該制作方法還包括:沿對應于有源區的位置刻蝕隔離物質層,以露出有源區的表面。
進一步地,在形成第一淺溝槽的步驟中,在第一淺溝槽遠離有源區一側的襯底中形成第二淺溝槽。
進一步地,形成第一淺溝槽和第二淺溝槽的步驟包括:在襯底的表面上形成掩膜層;依次刻蝕掩膜層和襯底,以形成第一淺溝槽和第二淺溝槽。
進一步地,形成隔離物質層的步驟中,在第一淺溝槽、第二淺溝槽和剩余的掩膜層上形成隔離物質層。
進一步地,形成凹槽的步驟包括:沿對應于欲形成凹槽的位置向下刻蝕隔離物質層至掩膜層的表面裸露,形成橫截面積大于所欲形成凹槽的橫截面積的第一通孔;沿第一通孔刻蝕去除掩膜層,在隔離物質層中形成第二通孔;沿第二通孔向下刻蝕襯底,以形成凹槽。
進一步地,在凹槽中形成填充材料層的步驟之后,該制作方法還包括:平坦化處理隔離物質層,以使剩余的掩膜層表面裸露;以及去除剩余的掩膜層,以暴露出有源區的表面。
進一步地,填充材料層為隔離材料層;或者填充材料層包括:形成于凹槽內壁上的隔離材料層和位于隔離材料層中的導電材料層。
進一步地,填充材料層包括形成于凹槽內壁上的隔離材料層和位于隔離材料層中的導電材料層時,形成填充材料層的步驟包括:對凹槽內壁上的襯底進行熱氧化處理以形成隔離材料層,以及在經熱氧化處理后的凹槽中填充導電材料形成導電材料層;或者在凹槽的內壁上沉積形成隔離材料層,并在形成有隔離材料層的凹槽填充導電材料形成導電材料層。
進一步地,埋入層為N型層或P型層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410363920.X/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種鍺基CMOS的制備方法
- 下一篇:一種半導體器件的制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





