[發明專利]差錯恢復封裝組件

有效

• 申請號: 201410363788.2
• 申請日: 2014-07-28
• 公開（公告）號: CN104346250B
• 公開（公告）日: 2017-08-15
• 發明（設計）人: M·D·赫頓
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 北京紀凱知識產權代理有限公司11245
• 代理人: 趙蓉民

相關申請的交叉引用

本申請要求2013年7月26日提交的美國專利申請No.13/952,398的優先權，其全部內容通過引用合并于此。

背景技術

可編程集成電路是能夠由用戶配置以實現定制邏輯功能的一種集成電路類型。通常情形下，邏輯設計者使用計算機輔助設計(CAD)工具設計定制邏輯電路。當設計過程完成時，CAD工具生成配置數據。配置數據加載到可編程集成電路中以配置該裝置，從而執行期望的邏輯功能。

集成電路(諸如可編程集成電路和專用集成電路)會存在臨時錯誤，諸如由環境輻射造成的錯誤。例如，沖擊集成電路上的電路系統的在環境中的帶電粒子能夠引起電路系統的臨時故障(例如，翻轉存儲位、信號路徑錯誤等)。這種臨時錯誤有時稱為軟錯誤或單事件翻轉(SEU，single-event upset)。對于可編程集成電路而言，軟錯誤特別具有破壞性。例如，加載到可編程集成電路中的配置數據會被軟錯誤損壞。

在稱為老化的過程中，電路系統(諸如晶體管)常常隨著時間而性能和可靠性退化。隨著時間的退化可以由于被長時間段保持通態的晶體管的壓力或者晶體管切換到的頻率導致(例如)。

用于改進集成電路芯片的對軟錯誤的抗性(resiliency，抗性/恢復)的技術包括對芯片進行物理硬化(例如，通過使用抗輻射制造或加工工藝)以及芯片的邏輯硬化(例如，通過引入冗余和錯誤糾正)。然而，抗輻射對每個抗輻射芯片帶來較大成本。例如，將輻射抗性提高到兩倍會帶來芯片面積成本增加百分之五或者更多。作為另一個示例，輻射抗性提高到十倍會增加每個裝置成本百分之三十到四十。通過周期性測試和修復可編程集成電路的配置數據也可以提高抗性。

隨著向較小工藝尺寸的繼續發展，集成電路容量繼續增大(例如，每個裝置中的晶體管和其它電路元件的數量增大)。隨著集成電路容量增大，由于軟錯誤引起的裝置故障的概率增加。然而，將裝置的抗性提高到滿意級別會帶來不可接受的成本量。因此期望提供具有改進的輻射抗性的電子裝置。

發明內容

封裝組件可以包括插入件和插入件上的至少第一電路和第二電路。第一電路可以是安裝在插入件上的非抗輻射集成電路芯片。如果期望，附加集成電路芯片可以安裝在插入件上。第一電路和第二電路可以由可靠性度量(諸如，時間上的故障(FIT))來表征。第二電路可以由小于所述第一電路的可靠性度量值的可靠性度量值表征，以使第二電路比第一電路更可靠。第二電路可以是抗輻射電路，諸如安裝在插入件上的抗輻射集成電路芯片，或者在插入件內的抗輻射電路系統。抗輻射電路在物理和/或邏輯上被配置以提供對由于離子輻射(例如，中子粒子、阿爾法粒子等)引起的瞬時錯誤的增加的抗性。抗輻射電路在此有時可以稱為單事件翻轉(SEU)抗性，因為抗輻射電路對單事件翻轉錯誤具有抗性。第一電路和第二電路可以是可編程集成電路或者專用集成電路。

封裝組件的抗輻射第二電路可以包括監測電路系統，其通過插入件上的路徑電耦合到所述第一電路。監測電路系統可以進行測試以監測封裝組件的非抗輻射電路(諸如第一電路)的性能和/或溫度。測試結果可以存儲在監測電路系統的數據庫中或者被發送到諸如網絡服務器的外部裝置。在第一電路是可編程電路的情形下，監測電路系統可以利用測試配置(諸如環形振蕩器測試配置或者啟動和捕捉測試配置)來配置第一電路并使用測試配置測試第一電路。響應于確定第一電路測試失敗，監測電路系統可以使用利用與第一電路的先前配置不同的第一電路的可編程部分的代替配置對第一電路編程。

插入件可以是包括有源電路系統的有源插入件。有源插入件可以包括第一跡線緩沖區和第二跡線緩沖區，其分別存儲來自第一電路和監測電路系統的輸出信號。在測試操作期間，可以使用第一電路的配置對監測電路系統編程。例如，監測電路系統可以包括控制部分，其使用第一電路的配置來配置監測電路系統的可編程部分。隨后可以使用跡線緩沖區存儲由監測電路系統和第一電路產生的數據。跡線緩沖區中存儲的數據可以由監測電路系統比較以確定第一電路是否故障。響應于確定第一電路測試失敗，監測電路系統可以配置有源插入件上的輸入和輸出多路復用電路系統以使用監測電路系統在功能上替換第一電路。

根據下列附圖和以下詳細描述，本發明的其它特征、本質和各種優點將變得更明顯。

附圖說明

圖1是根據本發明的一個實施方式的示例性可編程集成電路的示意圖。

圖2是根據本發明的一個實施方式的包括安裝在插入件上的非抗輻射和抗輻射集成電路芯片的封裝組件的透視圖。