[發明專利]具有嵌入式無源部件的芯片封裝件

有效

• 申請號: 201410361357.2
• 申請日: 2014-07-25
• 公開（公告）號: CN104377172B
• 公開（公告）日: 2017-08-11
• 發明（設計）人: K·霍塞尼;J·馬勒;G·邁耶-伯格
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/16;H01L23/64;H01L21/50
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華

技術領域

本發明涉及半導體芯片封裝的技術，并且更具體地涉及具有嵌入式無源部件的半導體芯片封裝件。

背景技術

對提供更小、更薄、更輕、更便宜的具有更低的功耗、更多樣化的功能和改進的可靠性的電子系統的需求帶動了在所涉及的所有技術領域中的一連串技術革新。這對于裝配和封裝的區域也是正確的，其向小型化的電子系統提供保護性的環境并允許高度的可靠性。

發明內容

根據芯片封裝件的一個實施例，芯片封裝件包括導電芯片載體，被附著到導電芯片載體的至少一個第一半導體芯片，無源部件，以及絕緣層合結構，該層合結構嵌入有該導電芯片載體，至少一個第一半導體芯片和無源部件。

根據芯片封裝件的另一實施例，芯片封裝件包括無源部件，至少部分地覆蓋無源部件的至少一個主表面的金屬層，被附著到金屬層的至少一個第一半導體芯片，以及絕緣層合結構，該絕緣層合結構嵌入有該無源部件和至少一個第一半導體芯片。

根據制作芯片封裝件的方法的一個實施例，包括：將第二半導體芯片和無源部件安裝在彼此上以提供堆疊器件；將至少一個第一半導體芯片安裝到導電芯片載體上；并且將電絕緣層層合到該導電芯片載體、至少一個第一半導體芯片、以及堆疊器件上。

本領域技術人員將通過閱讀以下的詳細描述及觀看附圖認識到附加的特征和優點。

附圖說明

附圖被包括以提供對實施例的進一步理解，并且附圖被并入且構成本說明書的一部分。附圖圖示了實施例，并連同說明書一起用于解釋實施例的原理。其它實施例和許多的實施方案的預期優點將很容易理解，因為通過參考下面的詳細描述變得更好理解。附圖中的元件不一定相對于彼此按比例繪制。相同的附圖標記表示相應的類似部分。

在不同的附圖中的附圖標記的區別僅在于前導的數字可指代相似或相同的元件，除非上下文另有說明。添加有后綴“_n”的附圖標記指代引用的部分的特定元素。

圖1A概略地圖示了芯片封裝件的一個實施例的截面圖，該芯片封裝件包括芯片載體、邏輯芯片、功率芯片、無源部件、以及絕緣層合結構。

圖1B概略地圖示了芯片封裝件的一個實施例的截面圖，該芯片封裝件包括芯片載體、邏輯芯片、功率芯片、無源部件、以及絕緣層合結構。

圖2圖示了具有安裝在引線框架上的無源部件的芯片封裝件的截面圖。

圖3圖示了具有在兩個電絕緣層之間嵌入的無源部件的芯片封裝件的截面圖。

圖4圖示了具有延伸到芯片封裝件的頂側的無源部件的芯片封裝件的截面圖。

圖5圖示了具有無源部件和半導體芯片的堆疊的芯片封裝件的截面圖。

圖6圖示了具有無源部件和半導體芯片的堆疊的芯片封裝件的截面圖。

圖7圖示了具有無源部件和半導體芯片的堆疊的芯片封裝件的截面圖。

圖8圖示了具有無源部件和半導體芯片的堆疊的芯片封裝件的截面圖，該無源部件在其表面上具有金屬層。

圖9圖示了具有安裝到引線框架上的半導體芯片和無源部件的堆疊的芯片封裝件的截面圖。

圖10圖示了制作具有無源部件和半導體芯片的堆疊的芯片封裝件的方法的流程圖。

具體實施方式

現在參考附圖來說明各個方面和實施例。在下面的描述中，為了解釋的目的，許多具體的細節被闡述以便提供對這些實施例的一個或多個方面的徹底理解。應當理解的是，可以利用其他實施例并且可以做出結構或邏輯上的改變而不脫離本發明的精神和范圍。還應當指出的是，附圖不是按比例繪制或不一定按比例繪制。

在下面的詳細描述中參考附圖，附圖形成了其一部分并且附圖通過在其中可以實踐本發明的特定實施例的方式顯示。然而，它對本領域技術人員可能是顯而易見的，這些實施例中的一個或多個方面可以以較少程度的特定的細節而實踐。

方位術語，諸如“頂”、“底”、“左”、“右”、“上”、“下”、“前”、“后”、“前導”等參照在本文描述的(多個)圖的定向而使用。因為實施例可以被定位在不同的定向，該方位術語僅用于說明的目的而絕不是限制性的。另外，要理解的是，可以利用其他實施例兵器可以做出結構或邏輯上的改變而不脫離本發明的精神和范圍。因此，下面的詳細說明不應被視為具有限制意義，并且本發明的范圍由所附的權利要求所限定。