[發明專利]半導體封裝體中的電磁干擾屏蔽

在審

• 申請號: 201410360848.5
• 申請日: 2014-07-24
• 公開（公告）號: CN104637924A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 崔*柱;金宗鉉
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;G01R31/02
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

相關申請的交叉引用

本申請要求2013年11月14日向韓國知識產權局提交的申請號為10-2013-0138628的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本公開的實施例涉及半導體封裝體，且更具體而言，涉及具有電磁干擾屏蔽層的半導體封裝體。

背景技術

電磁干擾(EMI)是指從電子電路或電子系統中產生的高頻噪聲影響其他電路或其他系統的性能的一種現象。EMI也可對人類產生不利影響。通常情況下，試圖抑制EMI包括設計電子電路(或電子系統)以防止高頻噪聲的產生，屏蔽電子電路(或電子系統)以防止高頻噪聲的傳播等。

發明內容

各種實施例涉及具有EMI屏蔽層的半導體封裝體、測試半導體封裝體的方法、包括半導體封裝體的電子系統以及包括半導體封裝體的存儲卡。

在一些實施例中，一種半導體封裝體包括：襯底；芯片，其被設置在襯底的頂表面上；電磁干擾(EMI)屏蔽層，其被設置在襯底上使得EMI屏蔽層包圍芯片；接地焊盤，其被設置在襯底的底表面上；以及測試焊盤，其被設置在襯底的底表面上并且與接地焊盤間隔開。

在一些實施例中，一種半導體封裝體包括：襯底；第一芯片，其被設置在襯底的頂表面上；電磁干擾(EMI)屏蔽層，其被設置在第一芯片與襯底相對的表面上；第二芯片，其被設置在EMI屏蔽層與第一芯片相對的表面上；接地焊盤，其被設置在襯底的底表面上；以及測試焊盤，其被設置在襯底的底表面上并且與接地焊盤間隔開。

在一些實施例中，一種測試半導體封裝體的方法包括：通過在襯底的底表面上設置接地焊盤和測試焊盤來形成環路電路；在襯底的頂表面上設置電磁干擾(EMI)屏蔽層，使得EMI屏蔽層包圍芯片；檢測環路電路的電阻值；以及根據檢測環路電路的電阻值來判定環路電路的電連接狀態。

在一些實施例中，一種電子系統包括存儲器和通過總線與存儲器耦接的控制器。存儲器或控制器包括：襯底；芯片，其被設置在襯底的頂表面上；電磁干擾(EMI)屏蔽層，其被設置在襯底上使得EMI屏蔽層包圍芯片；接地焊盤，其被設置在襯底的底表面上；以及測試焊盤，其被設置在襯底的底表面上并且與接地焊盤間隔開。

在一些實施例中，一種電子系統包括：接口；存儲器，其通過總線與接口耦接；以及控制器，其通過總線而與接口和存儲器耦接。存儲器或控制器包括：襯底；第一芯片，其被設置在襯底的頂表面上；電磁干擾(EMI)屏蔽層，其被設置在第一芯片的與襯底相對的表面上；第二芯片，其被設置在EMI屏蔽層的與第一芯片相對的表面上；接地焊盤，其被設置在襯底的底表面上；以及測試焊盤，其被設置在襯底的底表面上并且與接地焊盤間隔開。

在一些實施例中，一種存儲卡包括存儲器部件和控制存儲器部件的操作的存儲器控制器。存儲器部件包括：襯底；芯片，其被設置在襯底的頂表面上；電磁干擾(EMI)屏蔽層，其被設置在襯底上使得EMI屏蔽層包圍芯片；接地焊盤，其被設置在襯底的底表面上；以及測試焊盤，其被設置在襯底的底表面上并且與接地焊盤間隔開。

附圖說明

結合附圖和所附詳細描述，本發明的實施例將變得更加顯然，其中：

圖1是說明根據本發明的一個實施例的半導體封裝體的截面圖；

圖2是說明圖1中所示的半導體封裝體的焊盤布局的底部平面圖；

圖3是說明根據本發明的另一個實施例的半導體封裝體的截面圖；

圖4是說明根據本發明的另一個實施例的半導體封裝體的截面圖；

圖5是說明根據本發明的一些實施例中用于測試半導體封裝體的測試裝置的示意圖；

圖6是說明根據本發明的一個實施例的測試半導體封裝體的方法的示意圖；

圖7是說明包括根據本發明的一些實施例的半導體封裝體的一種電子系統的框圖；以及

圖8是說明包括根據本發明的一些實施例的半導體封裝體的另一種電子系統的框圖。

具體實施方式