[發明專利]半導體封裝體中的電磁干擾屏蔽

在審

• 申請號: 201410360848.5
• 申請日: 2014-07-24
• 公開（公告）號: CN104637924A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 崔*柱;金宗鉉
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;G01R31/02
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

1.一種半導體封裝體，包括：

襯底；

芯片，其被設置在所述襯底的頂表面上；

電磁干擾EMI屏蔽層，其被設置在所述襯底上，使得所述EMI屏蔽層包圍所述芯片；

接地焊盤，其被設置在所述襯底中以與所述襯底的底表面接觸；以及

測試焊盤，其被設置在所述襯底中以與所述襯底的所述底表面接觸并且與所述接地焊盤間隔開。

2.根據權利要求1所述的半導體封裝體，

其中，所述接地焊盤與所述EMI屏蔽層的第一端部電耦接；

其中，所述測試焊盤與所述EMI屏蔽層的第二端部電耦接；以及

其中，所述接地焊盤和所述測試焊盤彼此絕緣。

3.根據權利要求1所述的半導體封裝體，其中，所述EMI屏蔽層包括導電層。

4.根據權利要求1所述的半導體封裝體，還包括：

第一接合焊盤，其被設置成與所述襯底的所述頂表面接觸并且與所述接地焊盤電耦接；以及

第二接合焊盤，其被設置成與所述襯底的所述頂表面接觸并且與所述測試焊盤電耦接。

5.根據權利要求4所述的半導體封裝體，

其中，所述第一接合焊盤與所述EMI屏蔽層的第一端部直接接觸；以及

其中，所述第二接合焊盤與所述EMI屏蔽層的第二端部直接接觸。

6.根據權利要求5所述的半導體封裝體，其中，所述第一接合焊盤經由第一導線與所述芯片電耦接。

7.根據權利要求6所述的半導體封裝體，還包括：

第三接合焊盤，其經由第二導線與所述芯片電耦接，并且與所述第二接合焊盤電耦接。

8.根據權利要求4所述的半導體封裝體，還包括：

第一互連線，其將所述第一接合焊盤與所述接地焊盤電耦接；以及

第二互連線，其將所述第二接合焊盤與所述測試焊盤電耦接。

9.根據權利要求1所述的半導體封裝體，還包括：

第二芯片，其被垂直地層疊在所述芯片之上或者橫向地設置在所述襯底之上。

10.一種半導體封裝體，包括：

襯底；

第一芯片，其被設置在所述襯底的頂表面之上；

電磁干擾EMI屏蔽層，其被設置在所述第一芯片的與所述襯底相對的頂表面之上；

第二芯片，其被設置在所述EMI屏蔽層的與所述第一芯片相對的頂表面之上；

接地焊盤，其被設置在所述襯底中以與所述襯底的底表面接觸；以及

測試焊盤，其被設置在所述襯底中以與所述襯底的所述底表面接觸并且與所述接地焊盤間隔開。