[發(fā)明專利]負(fù)偏壓溫度不穩(wěn)定性評(píng)估方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410357130.0
• 申請(qǐng)日: 2014-07-25
• 公開（公告）號(hào): CN104091770B
• 公開（公告）日: 2017-06-23
• 發(fā)明（設(shè)計(jì)）人: 羅飛
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66
• 代理公司: 上海天辰知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙)31275
• 代理人: 吳世華,林彥之

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，具體地說，涉及一種負(fù)偏壓溫度不穩(wěn)定性評(píng)估方法。

背景技術(shù)

在半導(dǎo)體產(chǎn)品開發(fā)的過程中，一些關(guān)鍵工藝條件的變更除了需要檢查經(jīng)快速電性測(cè)試得到的結(jié)果如開啟電壓、飽和電流、電阻、電容等項(xiàng)目外，還需要經(jīng)過工藝可靠性驗(yàn)證。在工藝可靠性驗(yàn)證中需要花費(fèi)很長(zhǎng)時(shí)間對(duì)完整流片的晶圓進(jìn)行測(cè)試。因此，從一個(gè)新的工藝條件試驗(yàn)到得到可靠性結(jié)果所需的總時(shí)間更長(zhǎng)，直接造成開發(fā)周期的延長(zhǎng)。

圖1為現(xiàn)有技術(shù)中現(xiàn)有M1蝕刻新工藝開發(fā)過程示意圖；如圖1所示，對(duì)于P型CMOS器件來說，對(duì)第一金屬層M1刻蝕新工藝的過程包括：

S101、新M1蝕刻工藝條件晶圓流片至化學(xué)機(jī)械研磨CMP完成；

S102、M1關(guān)鍵尺寸CD、橫截面輪廓和電阻值確認(rèn)；

S103、形成晶圓完整流片；

S104、負(fù)偏壓高溫不穩(wěn)定性可靠性測(cè)試完成；

S105、判斷可靠性測(cè)試結(jié)果是否通過，如果測(cè)試通過，則新M1蝕刻工藝驗(yàn)證完畢，否則返回步驟S101。

負(fù)偏壓高溫不穩(wěn)定性(Negative BiasTemperature Instability，NBTI)主要發(fā)生在P-MOSFET.當(dāng)P-MOSFET加上比較高的負(fù)柵壓,而且工作溫度比較高的時(shí)候,器件的閾值會(huì)隨著工作時(shí)間加長(zhǎng)而逐漸變大,器件的遷移率會(huì)逐漸降低而導(dǎo)致器件或者整個(gè)電路失效。

在圖1所示的流程圖中，從步驟S101到步驟S102需要經(jīng)過3天時(shí)間，從步驟S102到步驟S103需要經(jīng)過15天時(shí)間，從步驟S103到步驟S104需要經(jīng)過30天時(shí)間。由此可見，在圖1所示蝕刻工藝開發(fā)的過程中，完整流片和可靠性測(cè)試花費(fèi)的時(shí)間至少為45天。

另外，如圖1所示，一個(gè)新的第一金屬層M1氧化硅蝕刻工藝條件在硅片上試驗(yàn)后，3天左右的時(shí)間就可以得到如關(guān)鍵尺寸(critical dimension，簡(jiǎn)稱CD)，蝕刻輪廓以及電阻值等在線測(cè)試數(shù)據(jù)。但是，到最后發(fā)現(xiàn)新的蝕刻條件因?yàn)榈入x子體對(duì)柵氧化硅造成的損傷過大而導(dǎo)致P型CMOS器件的可靠性指標(biāo)負(fù)偏壓高溫不穩(wěn)定性NBTI達(dá)不到要求，從而導(dǎo)致這個(gè)新的蝕刻工藝條件不能應(yīng)用到產(chǎn)品上，這樣不得不重新開始對(duì)蝕刻工藝進(jìn)行調(diào)整。

綜上所述，一方面，由于需要基于完整流片的晶圓并投入較長(zhǎng)的可靠性測(cè)試周期，另外一方面，由于基于完整流片的晶圓，直到最后才能對(duì)P型CMOS器件的可靠性指標(biāo)負(fù)偏壓高溫不穩(wěn)定性NBTI得出結(jié)論。因此直接導(dǎo)致工藝的開發(fā)周期較長(zhǎng)，隨之增加了產(chǎn)品的開發(fā)周期以及產(chǎn)品的開發(fā)成本。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種負(fù)偏壓溫度不穩(wěn)定性評(píng)估方法，用以縮短工藝和產(chǎn)品的開發(fā)周期，降低產(chǎn)品的開發(fā)成本。

為了解決上述技術(shù)問題，本發(fā)明提供了一種負(fù)偏壓溫度不穩(wěn)定性評(píng)估方法對(duì)于CMOS器件，包括：

對(duì)CMOS器件中不同層間介質(zhì)層薄膜下的均勻性進(jìn)行實(shí)時(shí)電性測(cè)量得到實(shí)時(shí)電性參數(shù)，所述層間介質(zhì)層位于CMOS器件各端口與金屬連接層之間；

根據(jù)測(cè)量得到的實(shí)時(shí)電性參數(shù)與基準(zhǔn)工藝條件的電性參數(shù)對(duì)CMOS器件的負(fù)偏壓溫度不穩(wěn)定性進(jìn)行評(píng)估。

優(yōu)選地，在本發(fā)明的一實(shí)施例中，所述層間介質(zhì)層包括：氮化硅層、第一氧化硅層、第二氧化硅層。

優(yōu)選地，在本發(fā)明的一實(shí)施例中，所述氮化硅層為化學(xué)氣相沉積氮化硅層，所述第一氧化硅層為亞氣壓化學(xué)氣相沉積氧化硅層，所述第二氧化硅層為等離子體增強(qiáng)化學(xué)氣相沉積氧化硅層。

優(yōu)選地，在本發(fā)明的一實(shí)施例中，所述化學(xué)氣相沉積氮化硅層覆蓋在CMOS器件端口各端口表面，亞氣壓化學(xué)氣相沉積氧化硅層填充在柵極之間的空間以防止空洞的出現(xiàn)，等離子體增強(qiáng)化學(xué)氣相沉積氧化硅層用于形成通孔，以連接CMOS器件的各端口與金屬互連層。

優(yōu)選地，在本發(fā)明的一實(shí)施例中，還包括：在層間介質(zhì)層的總厚度不變的前提下，對(duì)不同層間介質(zhì)層薄膜下的均勻性進(jìn)行電性測(cè)量得到電性參數(shù)進(jìn)行統(tǒng)計(jì)分析得出相對(duì)于基準(zhǔn)工藝條件的變化趨勢(shì)。

優(yōu)選地，在本發(fā)明的一實(shí)施例中，根據(jù)測(cè)量得到的實(shí)時(shí)電性參數(shù)與基準(zhǔn)工藝條件的電性參數(shù)數(shù)據(jù)對(duì)CMOS器件的負(fù)偏壓溫度不穩(wěn)定性進(jìn)行評(píng)估包括：根據(jù)電性參數(shù)的變化趨勢(shì)、所述實(shí)時(shí)電性參數(shù)對(duì)CMOS器件的負(fù)偏壓溫度不穩(wěn)定性進(jìn)行評(píng)估。

優(yōu)選地，在本發(fā)明的一實(shí)施例中，如果根測(cè)量得到的實(shí)時(shí)電性參數(shù)大于基準(zhǔn)工藝條件的電性參數(shù)，則判定對(duì)CMOS器件的負(fù)偏壓溫度不穩(wěn)定性評(píng)估結(jié)果是負(fù)面的，否則，判定對(duì)CMOS器件的負(fù)偏壓溫度不穩(wěn)定性評(píng)估結(jié)果是正面的。