[發(fā)明專利]半導(dǎo)體集成電路器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201410355631.5
• 申請(qǐng)日: 2014-07-24
• 公開（公告）號(hào): CN104347111B
• 公開（公告）日: 2018-12-21
• 發(fā)明（設(shè)計(jì)）人: 藪內(nèi)誠;藤原英弘
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

提供了一種半導(dǎo)體集成電路器件，該半導(dǎo)體集成電路器件能夠利用開銷抑制而生成唯一ID。當(dāng)生成唯一ID時(shí)，SRAM中的存儲(chǔ)器單元的字線的電位上升至該SRAM的供電電壓以上，并且隨后下降至該SRAM的供電電壓以下。當(dāng)該字線的電位高于SRAM的供電電壓時(shí)，相同數(shù)據(jù)被提供至存儲(chǔ)器單元的兩條位線。由此，SRAM中的存儲(chǔ)器單元被置入無定義狀態(tài)并且隨后發(fā)生變化從而根據(jù)形成該存儲(chǔ)器單元的元件的特性等保存數(shù)據(jù)。在制造SRAM時(shí)，形成存儲(chǔ)器單元的元件的特性等發(fā)生變化。因此，SRAM中的存儲(chǔ)器單元根據(jù)制造中所發(fā)生的變化保存數(shù)據(jù)。

相關(guān)申請(qǐng)的交叉引用

于2013年7月25日提交的日本專利申請(qǐng)?zhí)?013-154883包括說明書、附圖和摘要在內(nèi)的公開內(nèi)容通過引用全文結(jié)合于此。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路器件，尤其涉及一種包含存儲(chǔ)器電路和微處理器的半導(dǎo)體集成電路器件。

背景技術(shù)

存在包含存儲(chǔ)器電路和微處理器(此后稱作CPU)的半導(dǎo)體集成電路器件。例如，存在被稱作所謂的SoC(片上系統(tǒng))的半導(dǎo)體集成電路器件，其通過在一個(gè)半導(dǎo)體芯片上形成存儲(chǔ)器電路和CPU而獲得。這樣的半導(dǎo)體電路器件在許多領(lǐng)域得以使用。

近來，諸如e商務(wù)和互聯(lián)網(wǎng)銀行之類的通過互聯(lián)網(wǎng)所實(shí)施的電子商務(wù)服務(wù)的市場穩(wěn)定增長。另外，使用IC卡的電子錢幣服務(wù)已經(jīng)被廣泛使用并且進(jìn)入了增長期。許多半導(dǎo)體集成電路器件也在這些電子商務(wù)服務(wù)和電子錢幣服務(wù)中得以使用。特別是在這些服務(wù)中，對(duì)金錢和/或個(gè)人信息進(jìn)行處理；因此始終都要求具有較高的安全等級(jí)。因此，對(duì)于在這些服務(wù)中使用的半導(dǎo)體集成電路器件而言，也要求較高的安全等級(jí)。

安全技術(shù)包括軟件級(jí)別的技術(shù)和硬件級(jí)別的技術(shù)。在軟件級(jí)別，例如通過以強(qiáng)加密算法為中心的加密技術(shù)而實(shí)現(xiàn)了較高的安全等級(jí)。另一方面，在硬件級(jí)別也已經(jīng)嘗試以物理方式實(shí)施加密算法。然而，存在著允許諸如所謂的黑客(破壞者)之類的攻擊方對(duì)安全密鑰進(jìn)行解密的可能性。

在制造半導(dǎo)體集成電路器件時(shí)，ID(標(biāo)識(shí))被存儲(chǔ)在整合于其中的保險(xiǎn)絲或非易失性存儲(chǔ)器電路中。在這種情況下所存在的問題在于，存在著制造時(shí)所存儲(chǔ)的數(shù)據(jù)在實(shí)際使用時(shí)被篡改的風(fēng)險(xiǎn)或者半導(dǎo)體芯片自身被克隆的可能性。

為了解決這樣的問題，提出了聚焦于在制造半導(dǎo)體集成電路器件時(shí)所出現(xiàn)的變化而針對(duì)半導(dǎo)體集成電路器件生成唯一ID。例如，在其中場效應(yīng)晶體管(此后被稱作MOSFET)作為元件被形成的半導(dǎo)體芯片中，提出了使用MOSFET在制造期間所出現(xiàn)的變化而生成針對(duì)該半導(dǎo)體芯片唯一的ID(唯一ID)。根據(jù)這樣的提議，可能生成無法物理克隆的半導(dǎo)體芯片唯一ID(PUF：不可物理克隆功能)。

發(fā)明內(nèi)容

日本未審專利公開號(hào)2012-43517(專利文獻(xiàn)1)公開了一種用于使用存儲(chǔ)器測試中出現(xiàn)錯(cuò)誤的地址而創(chuàng)建唯一ID的技術(shù)，該存儲(chǔ)器測試由存儲(chǔ)器BIST 104以針對(duì)存儲(chǔ)器103的供電電壓執(zhí)行，該供電電壓與正常操作期間相比有所減小(圖7)。日本未審專利公開號(hào)2012-73954(專利文獻(xiàn)2)公開了一種在向SRAM存儲(chǔ)區(qū)單元寫入初始數(shù)據(jù)并因此同時(shí)向SRAM存儲(chǔ)器單元的兩條位線寫入“低”之后使用從SRAM存儲(chǔ)器單元所讀取的數(shù)據(jù)創(chuàng)建唯一ID的技術(shù)。

在專利文獻(xiàn)1所公開的技術(shù)中，需要對(duì)存儲(chǔ)器103的供電電壓進(jìn)行控制的配置，這可能會(huì)導(dǎo)致開銷。另外，由于存儲(chǔ)器BIST 104執(zhí)行存儲(chǔ)器測試，所以創(chuàng)建唯一ID可能會(huì)耗費(fèi)時(shí)間。在專利文獻(xiàn)2所公開的技術(shù)中，要求“低”被同時(shí)寫入兩條位線，這會(huì)導(dǎo)致開銷。

其它問題和新穎特征將由于對(duì)該說明書和附圖的描述而變得顯而易見。