[發(fā)明專利]電荷泵系統(tǒng)及存儲器

有效

• 申請?zhí)枺?/td>: 201410353775.7
• 申請日: 2014-07-23
• 公開（公告）號: CN104091615B
• 公開（公告）日: 2018-04-27
• 發(fā)明（設(shè)計）人: 張圣波;胡劍;楊光軍
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/30
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 駱蘇華,吳敏

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種電荷泵系統(tǒng)及存儲器。

背景技術(shù)

非易失性存儲器(NVM,Nonvolatile memory)作為一種集成電路存儲器件，由于其具有高速、高密度、可微縮、斷電后仍然能夠保持?jǐn)?shù)據(jù)等諸多優(yōu)點，被廣泛應(yīng)用于如便攜式電腦、手機、數(shù)碼音樂播放器等電子產(chǎn)品中。通常，依據(jù)構(gòu)成存儲單元的晶體管柵極結(jié)構(gòu)的不同，非易失性存儲器存儲單元結(jié)構(gòu)分為兩種：堆疊柵極和分裂柵極結(jié)構(gòu)，其中分裂柵極存儲單元因為有效地避免了過擦除效應(yīng)以及具有更高的編程效率而得到了廣泛應(yīng)用。

圖1是現(xiàn)有的一種存儲陣列的結(jié)構(gòu)示意圖。所述存儲陣列包括m行、n列呈陣列排布的存儲單元，所述存儲單元為分裂柵極存儲單元，每個存儲單元包括控制柵極、浮柵、漏極以及源極。其中，第一行存儲單元的控制柵極均連接字線WL1，第二行存儲單元的控制柵極均連接字線WL2，…，第(m-1)行存儲單元的控制柵極均連接字線WLm-1，第m行存儲單元的控制柵極均連接字線WLm；第一行和第二行存儲單元的源極均連接源線SL1，…，第(m-1)行和第m行存儲單元的源極均連接源線SLk；第一列存儲單元的漏極均連接位線BL1，第二列存儲單元的漏極均連接位線BL2，…，第n列存儲單元的漏極均連接位線BLn。

通過字線、位線以及源線對所述存儲單元的各個電極施加不同的電壓，實現(xiàn)對所述存儲單元的讀操作、編程操作以及擦除操作。為了實現(xiàn)存儲信息的讀寫，通常需要電荷泵系統(tǒng)提供遠(yuǎn)高于電源電壓的操作電壓。對所述存儲單元進(jìn)行編程操作時，采用源極側(cè)熱載流子注入方式，需要將被選中的存儲單元連接的源線偏置到高壓。以選中第二行、第一列的存儲單元M21進(jìn)行編程為例，圖2是對所述存儲單元M21進(jìn)行編程操作的示意圖。

提供偏置電壓HVP的電荷泵系統(tǒng)21包括電荷泵211、采樣電路212以及電壓比較器213，其中，所述電荷泵211適于在時鐘CLK和比較信號Sc的控制下進(jìn)行升壓，以產(chǎn)生所述偏置電壓HVP；所述采樣電路212包括串聯(lián)的第一電阻R1和第二電阻R2，通過所述第一電阻R1和所述第二電阻R2對所述偏置電壓HVP進(jìn)行分壓，輸出采樣電壓Vdet；所述電壓比較器213適于對基準(zhǔn)電壓Vref和所述采樣電壓Vdet進(jìn)行比較，根據(jù)比較結(jié)果輸出所述比較信號Sc。通過所述采樣電路212和所述電壓比較器213的反饋作用，所述電荷泵系統(tǒng)21輸出穩(wěn)定的偏置電壓HVP至譯碼電路22。

所述譯碼電路22適于對所述存儲單元M21的地址信息進(jìn)行譯碼，將所述偏置電壓HVP施加至所述存儲單元M21連接的源線SL1上。數(shù)據(jù)寫入電路23適于將編程數(shù)據(jù)Din寫入所述存儲單元M21，所述編程數(shù)據(jù)Din為二進(jìn)制數(shù)據(jù)0或二進(jìn)制數(shù)據(jù)1。所述數(shù)據(jù)寫入電路23包括電平移位電路231、反相器232、NMOS晶體管N0以及編程電流源233。由于分裂柵極存儲單元在編程之前均存儲二進(jìn)制數(shù)據(jù)1，因此，當(dāng)所述編程數(shù)據(jù)Din為二進(jìn)制數(shù)據(jù)1時，所述反相器232輸出低電平，控制所述NMOS管N0截止，斷開所述編程電流源233與位線BL1的連接，所述電平移位電路231將編程禁止電壓Vinh施加至位線BL1，控制所述存儲單元M21截止；當(dāng)所述編程數(shù)據(jù)Din為二進(jìn)制數(shù)據(jù)0時，所述反相器232輸出高電平，控制所述NMOS晶體管N0導(dǎo)通，所述編程電流源233提供的編程電流Ip由所述存儲單元M21的源極流向漏極，所述編程電流Ip產(chǎn)生的電子注入所述存儲單元M21的浮柵，從而將二進(jìn)制數(shù)據(jù)0寫入所述存儲單元M21。

對所述存儲陣列進(jìn)行編程時，通常是選中同一行的多個存儲單元。當(dāng)寫入的編程數(shù)據(jù)中二進(jìn)制數(shù)據(jù)0較多，流過所述源線SL1的電流較大，所述譯碼電路22的IR Drop也較大，所述源線SL1上的電壓低于所述偏置電壓HVP，導(dǎo)致存儲器的編程效率降低。

發(fā)明內(nèi)容

本發(fā)明解決的是存儲器編程效率低的問題。

為解決上述問題，本發(fā)明提供一種電荷泵系統(tǒng)，適于提供存儲器的操作電壓，包括電荷泵、采樣電路以及電壓比較器，還包括電壓補償電路；

所述電壓補償電路包括：

補償電流提供單元，適于提供補償電流，所述補償電流的電流值根據(jù)ic＝ir×(N0-N1)確定，ic為所述補償電流的電流值，ir為基準(zhǔn)電流的電流值，N0為所述存儲器執(zhí)行編程操作時被選中的存儲單元的數(shù)量，N1為所述被選中的存儲單元中需要被寫入二進(jìn)制數(shù)據(jù)0的存儲單元的數(shù)量；

第一電流鏡，適于對所述補償電流進(jìn)行鏡像以輸出鏡像電流至所述采樣電路的輸出端。