[發明專利]能夠對多個存儲器進行獨立控制的測試裝置

有效

• 申請號: 201410353049.5
• 申請日: 2014-07-23
• 公開（公告）號: CN104425041B
• 公開（公告）日: 2017-12-26
• 發明（設計）人: 李義元
• 申請（專利權）人: 韓商聯測股份有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 北京路浩知識產權代理有限公司11002
• 代理人: 謝順星,張晶

技術領域

本發明涉及一種存儲器測試裝置，更加詳細而言，涉及一種能夠通過控制多個SATA/SAS/PCIe的多個序列控制模塊，分別不同地控制存儲器(Storage)測試的測試裝置。

背景技術

目前為止，作為大容量的數字媒體存儲裝置而被普及使用的正是硬盤(HDD)。但是，近年來隨著存儲功能的半導體元件中擁有能夠存儲最大容量，即使不提供電源其內部的數據也不消失的特征的快閃記憶體(Nand Flash)半導體元件價格的下降，利用內存功能的半導體元件的如固態硬盤(SSD)等的大容量數字媒體存儲裝置開始問世。

這樣的固態硬盤性能通過固態硬盤測試器實現，用于測試所述固態硬盤的現有的固態硬盤測試裝置如圖1所示。

如圖1所示，由主終端100、網絡200、通信接口部300、內存400、嵌入式處理器500、數據引擎部600、SATA/SAS/PCIe接口部700等組成一個現場可編程門陣列(field-programmable gate array，FPGA)或單片。

此時，若主終端100通過網絡200和通信接口部300向嵌入式處理器500發出測試存儲器10的宏指令，則嵌入式處理器500向數據引擎部600和SATA/SAS/PCIe接口部700等發出指令，向存儲器10寫入(write)數據，讀取寫入的數據，與期望值進行比較，判定存儲器10的正常/故障(pass/fail)，將其結果傳輸至主終端100。

并且，通信接口部300具有接口作用，以便能夠收發主終端100與嵌入式處理器500、數據引擎部600、SATA/SAS/PCIe接口部700之間的數據。

并且，嵌入式處理器500作為設在現場可編程門陣列或ASIC芯片內部的微處理器，控制數據引擎部600、SATA/SAS/PCIe接口部700等，執行控制作用，以便能夠利用控制數據引擎部600、SATA/SAS/PCIe接口部700等測試存儲器10。

并且，數據引擎部600實時生成模式數據、指令數據等，從存儲器10實時讀取數據，并與數據引擎中生成的模式數據進行比較，存儲至故障內存(fail memory)中。

并且，SATA/SAS/PCIe接口部700利用對應于存儲器10的接口的所需接口，能夠向存儲器10記錄和讀取數據。

另一方面，關于測試存儲器的裝置，除韓國公開專利10-2010-0114697號(以下稱為“在先文獻”)以外，被申請和公開有多個。

所述在先文獻，包括：存儲器接口部，其維持與存儲器的連接；用戶接口部，其從用戶接收所述存儲器測試的測試條件；測試模式生成部，其生成對應于從所述用戶接收的所述測試條件的用于所述存儲器測試的測試模式(test pattern)；測試控制部，其通過所述測試模式控制所述存儲器的測試。

所述的包括在先文獻的上述現有技術，存在如下問題：為了控制多個SATA/SAS/PCIe接口部，利用一個嵌入式處理器，因此嵌入式處理器在控制多個SATA/SAS/PCIe接口部時，負荷過大，處理時間長。

對于向多個SATA/SAS/PCIe接口部同時傳達相同的控制指令，確認各SATA/SAS/PCIe接口部的狀態，沒有太大問題。

但是，在不同的時點向多個SATA/SAS/PCIe接口部傳達不同的控制指令并確認狀態時，若利用一個嵌入式處理器，則會延長測試時間。

因此，為了解決這樣的問題，可以通過設計序列控制部來實現，所述序列控制部在分別向多個SATA/SAS/PCIe接口部傳達不同的控制指令時，利用多個嵌入式處理器或者利用一個嵌入式處理器并利用用戶邏輯，來控制多個SATA/SAS/PCIe接口部。

此時，利用多個嵌入式處理器來控制多個SATA/SAS/PCIe接口部的方式，由于嵌入式處理器的門數大，需要附加外圍設備，因此邏輯大小增加，具有實際難以實現的問題。

因此，本發明利用一個嵌入式處理器，實現多個序列控制模塊，來控制多個SATA/SAS/PCIe接口部。

發明內容

(一)要解決的技術問題

本發明是鑒于如上所述的問題點而提出的，其目的在于，提供一種測試裝置，其在執行多個存儲器測試的情況下，利用一個嵌入式處理器，實現多個序列控制模塊，來獨立控制多個SATA/SAS/PCIe接口，由此能夠縮短存儲器測試時間。

(二)技術方案