[發(fā)明專利]能夠?qū)Χ鄠€(gè)存儲(chǔ)器進(jìn)行獨(dú)立控制的測試裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201410353049.5
• 申請(qǐng)日: 2014-07-23
• 公開（公告）號(hào): CN104425041B
• 公開（公告）日: 2017-12-26
• 發(fā)明（設(shè)計(jì)）人: 李義元
• 申請(qǐng)（專利權(quán)）人: 韓商聯(lián)測股份有限公司
• 主分類號(hào): G11C29/56
• 分類號(hào): G11C29/56
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司11002
• 代理人: 謝順星,張晶

1.一種能夠?qū)Χ鄠€(gè)存儲(chǔ)器進(jìn)行獨(dú)立控制的測試裝置，其特征在于，包括：

主終端(100)，其接收用于測試存儲(chǔ)器(10)的用戶控制信號(hào)；

通信接口部(300)，其進(jìn)行連接，以便主終端(100)、嵌入式處理器(500)、數(shù)據(jù)引擎部(600)之間能夠收發(fā)數(shù)據(jù)；

嵌入式處理器(500)，其收發(fā)用于測試數(shù)據(jù)引擎部(600)、序列控制部(700)及存儲(chǔ)器(10)的各種數(shù)據(jù)；

數(shù)據(jù)引擎部(600)，其實(shí)時(shí)生成用于寫入存儲(chǔ)器(10)的模式數(shù)據(jù)和用于控制SATA/SAS/PCIe接口部(800)的指令數(shù)據(jù)，從存儲(chǔ)器(10)讀取寫入的結(jié)果模式數(shù)據(jù)，與生成的模式數(shù)據(jù)進(jìn)行比較；

序列控制部(700)，其根據(jù)從所述嵌入式處理器(500)接收的指令數(shù)據(jù)，獨(dú)立控制多個(gè)SATA/SAS/PCIe接口部(800)；

SATA/SAS/PCIe接口部(800)，其形成有多個(gè)，根據(jù)由所述嵌入式處理器(500)生成的接口選擇信號(hào)，由SATA、SAS、PCIe接口中的任意一個(gè)與存儲(chǔ)器(10)連接，根據(jù)基于嵌入式處理器(500)的序列控制部(700)的控制，來控制多個(gè)存儲(chǔ)器(10)，以便能夠測試所連接的各存儲(chǔ)器(10)，

其中，所述序列控制部(700)包括嵌入式處理器接口模塊(710)和多個(gè)序列控制模塊(720)，所述嵌入式處理器接口模塊(710)將從所述嵌入式處理器(500)接收的指令傳輸至序列控制模塊(720)；

其中，所述嵌入式處理器接口模塊(710)根據(jù)接收的指令，生成對(duì)于各序列控制模塊(720)的地址和對(duì)于存儲(chǔ)器(10)的數(shù)據(jù)寫入控制信號(hào)，根據(jù)該地址，向指定的序列控制模塊(720)傳輸指令。

2.根據(jù)權(quán)利要求1所述的能夠?qū)Χ鄠€(gè)存儲(chǔ)器進(jìn)行獨(dú)立控制的測試裝置，其特征在于，所述嵌入式處理器(500)通過所述數(shù)據(jù)引擎部(600)進(jìn)行控制，以生成對(duì)應(yīng)于用戶的測試條件的測試模式，通過所述序列控制部(700)進(jìn)行控制，以生成對(duì)于存儲(chǔ)器(10)的數(shù)據(jù)寫入指令，通過所述SATA/SAS/PCIe接口部(800)進(jìn)行控制，根據(jù)欲測試的存儲(chǔ)器(10)的接口類型來選擇接口，以測試模式為基礎(chǔ)，對(duì)存儲(chǔ)器(10)進(jìn)行測試，并接收其結(jié)果。

3.根據(jù)權(quán)利要求1所述的能夠?qū)Χ鄠€(gè)存儲(chǔ)器進(jìn)行獨(dú)立控制的測試裝置，其特征在于，所述數(shù)據(jù)引擎部(600)包括：

模式數(shù)據(jù)生成模塊(610)，其根據(jù)從所述嵌入式處理器(500)接收的指令，生成寫入存儲(chǔ)器(10)的模式數(shù)據(jù)，向嵌入式處理器(500)、序列控制部(700)以及SATA/SAS/PCIe接口部(800)傳輸，并接收寫入存儲(chǔ)器(10)的模式結(jié)果數(shù)據(jù)；

指令生成模塊(620)，其根據(jù)從所述嵌入式處理器(500)接收的指令，生成用于控制SATA/SAS/PCIe接口部(800)的指令數(shù)據(jù)，向嵌入式處理器(500)、序列控制部(700)以及SATA/SAS/PCIe接口部(800)傳輸；

數(shù)據(jù)比較模塊(630)，其從所述SATA/SAS/PCIe接口部(800)接收寫入存儲(chǔ)器(10)的模式結(jié)果數(shù)據(jù)，按各信道比較通過所述模式數(shù)據(jù)生成模塊(610)生成的模式數(shù)據(jù)，判定正常或故障后，存儲(chǔ)其結(jié)果，將存儲(chǔ)的信息通過通信接口部(300)和網(wǎng)絡(luò)(200)傳輸至主終端(100)。

4.根據(jù)權(quán)利要求3所述的能夠?qū)Χ鄠€(gè)存儲(chǔ)器進(jìn)行獨(dú)立控制的測試裝置，其特征在于，所述模式數(shù)據(jù)生成模塊(610)從所述主終端(100)接收模式數(shù)據(jù)，從所述嵌入式處理器(500)接收模式數(shù)據(jù)選擇信號(hào)。

5.根據(jù)權(quán)利要求1所述的能夠?qū)Χ鄠€(gè)存儲(chǔ)器進(jìn)行獨(dú)立控制的測試裝置，其特征在于，

多個(gè)序列控制模塊(720)分別與多個(gè)SATA/SAS/PCIe接口部(800)連接，在通過所述嵌入式處理器接口模塊(710)接收指令的情況下，分別向多個(gè)SATA/SAS/PCIe接口部(800)傳輸指令。

6.根據(jù)權(quán)利要求5所述的能夠?qū)Χ鄠€(gè)存儲(chǔ)器進(jìn)行獨(dú)立控制的測試裝置，其特征在于，所述嵌入式處理器接口模塊(710)根據(jù)接收的指令，生成對(duì)于各序列控制模塊(720)的地址和對(duì)于存儲(chǔ)器(10)的數(shù)據(jù)寫入控制信號(hào)，根據(jù)對(duì)應(yīng)地址，向指定的序列控制模塊(720)傳輸指令。