[發明專利]NAND閃存器件的形成方法

有效

• 申請號: 201410350413.2
• 申請日: 2014-07-22
• 公開（公告）號: CN105336699B
• 公開（公告）日: 2018-12-21
• 發明（設計）人: 任佳;張翼英
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/11524;H01L21/02
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳圳添;駱蘇華

一種NAND閃存器件的形成方法，包括：提供半導體襯底，所述半導體襯底具有核心器件區和位于所述核心器件區邊緣的外圍電路區；在所述核心器件區上形成多個分立的第一柵極結構和位于所述第一柵極結構上的第一硬掩膜層，所述第一柵極結構包括第一柵極和第一柵介質層；在所述第一柵極結構兩側形成第一介質層；刻蝕所述第一介質層，直至形成暴露所述第一柵極側壁的溝槽；對所述溝槽的側壁進行沖刷工藝；在進行所述沖刷工藝之后，去除所述第一硬掩膜層。所述形成方法能夠提高NAND閃存器件的性能。

技術領域

本發明涉及半導體制造領域，尤其涉及一種NAND閃存器件的形成方法。

背景技術

非易失性半導體存儲器當中，包括電可擦除可編程只讀存儲器(EEPROM)以及電可編程只讀存儲器(EPROM)。EEPROM包括FLASH EEPROM。一種流行的FLASH EEPROM架構利用NAND陣列，NAND陣列具有大量的存儲器單元串，存儲器單元通過在各位線與共用源極線之間的一個或多個選擇晶體管連接，即通常所稱的NAND閃存器件。

NAND閃存器件的標準物理結構稱為存儲單元(bit)。NAND閃存器件中，不同MOS晶體管的柵極(gate)和導電溝道間由柵極絕緣層隔開。絕緣層一般為氧化層(gate oxide)，NAND閃存器件在控制柵(control gate，CG)與導電溝道間還多了一層物質，稱之為浮柵(floating gate，FG)。由于浮柵的存在，使NAND閃存器件可以完成信息的讀、寫、擦除。即便在沒有電源供給的情況下，浮柵的存在可以保持存儲數據的完整性。

圖1至圖4示出了現有NAND閃存器件的形成方法。

請參考圖1，提供半導體襯底(未示出)，所述半導體襯底包括核心器件區和外圍電路區。圖1中以虛線(未標注)隔開核心器件區和外圍電路區上方的區域，位于虛線左邊的區域為核心器件區上方的區域，位于虛線右邊的區域為外圍電路區上方的區域，圖2至圖4沿用此操作，在此一并說明。

請繼續參考圖1，在所述半導體襯底的核心器件區上形成第一柵極結構，所述第一柵極結構包括第一柵介質層(未示出)和第一柵極111。在所述半導體襯底的外圍電路區上形成第二柵極結構，所述第二柵極結構包括第二柵介質層(未示出)、第二柵極121和第二柵極131。第一柵極111兩側具有第一介質層101a，而第二柵極121和第二柵極131之間具有第二介質層102a。第一柵極結構上還具有第一硬掩膜層112，第二柵極結構上具有第二硬掩膜層122和第二硬掩膜層132，第二硬掩膜層122位于第二柵極121上，第二硬掩膜層132位于第二柵極131上。

請參考圖2，去除第一硬掩膜層112、第二硬掩膜層122和第二硬掩膜層132。在此過程中，第一介質層101a和第二介質層102a會受到損傷，并且被部分刻蝕，因此第一介質層101a和第二介質層102a的厚度通常會減小一部分。

請參考圖3，形成光刻膠覆蓋第一介質層101a和第二介質層102a，并且進行曝光顯影工藝去除第一介質層101a上的光刻膠，直至形成圖案化的光刻膠層103覆蓋第二介質層102a，并且光刻膠層103暴露第一介質層101a。

請參考圖4，以圖案化的光刻膠層103為掩膜，刻蝕第一介質層101a，形成溝槽104。在刻蝕第一介質層101a的過程中，光刻膠層103也被不斷消耗，直至光刻膠層103被完全去除，并且所述刻蝕工藝還會對第二介質層102a造成一定的刻蝕作用，導致最終剩余的第二介質層102b減小至高度T1。

形成溝槽104后，后續還包括形成ONO層覆蓋第一柵極111，然后在ONO層上形成控制柵等步驟?，F有方法形成的NAND閃存器件性能不佳。

發明內容

本發明解決的問題是提供一種NAND閃存器件的形成方法，以提高NAND閃存器件的性能。

為解決上述問題，本發明提供一種NAND閃存器件的形成方法，包括：