[發(fā)明專利]一種多級數(shù)字信道化接收機

有效

• 申請?zhí)枺?/td>: 201410347191.9
• 申請日: 2014-07-21
• 公開（公告）號: CN104168036A
• 公開（公告）日: 2014-11-26
• 發(fā)明（設計）人: 郝紹杰;何鵬;韓俊輝;趙新明
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: H04B1/16
• 分類號: H04B1/16
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 王連君

1.一種多級數(shù)字信道化接收機，其特征在于，包括雙通道高速模數(shù)轉換器、現(xiàn)場可編程門陣列FPGA1、及信號識別和參數(shù)估計單元，信號識別和參數(shù)估計單元包括現(xiàn)場可編程門陣列FPGA2、兩個數(shù)字信號處理器DSP1及DSP2；?

兩路中頻信號進入雙通道高速模數(shù)轉換器轉換成數(shù)字信號，數(shù)字信號進入FPGA1中，F(xiàn)PGA1中采用并行結構將信道劃分為寬帶信道化、及窄帶信道化兩級信道化處理，兩級信道化過程并行運行，信道化處理后的數(shù)字信號傳輸?shù)叫盘栕R別和參數(shù)估計單元；?

數(shù)字信道化處理后的信號進入信號識別和參數(shù)估計單元后，先經(jīng)FPGA2提取信號的常規(guī)特征參數(shù)并進行信號初步分選，然后將有效信號分配到DSP1、及DSP2中進行第三級信道化處理，利用快速傅氏變換計算信號的頻率、并對調制格式等參數(shù)進行識別，隨后再將處理結果反饋給FPGA2，由FPGA2完成多參數(shù)關聯(lián)的信號精細分選。?

2.根據(jù)權利要求1所述的一種多級數(shù)字信道化接收機，其特征在于，所述寬帶信道化分為奇信道排列、及偶信道排列兩種排列方式，窄帶信道化分為奇信道排列、及偶信道排列兩種排列方式，F(xiàn)PGA1動態(tài)改變?yōu)V波系數(shù)實現(xiàn)信道化在奇信道排列、及偶信道排列之間的切換。?

3.根據(jù)權利要求1所述的一種多級數(shù)字信道化接收機，其特征在于，所述信道化處理后的數(shù)字信號在存儲器DDR3中進行緩存，以適應FPGA1與信號識別和參數(shù)估計單元中的FPGA2之間的數(shù)據(jù)吞吐率。?

4.根據(jù)權利要求1所述的一種多級數(shù)字信道化接收機，其特征在于，所述FPGA1與FPGA2之間通過高速GTX總線和兩組并行總線Para?Ports進行數(shù)據(jù)交換；FPGA2與DSP1、DSP2之間通過高速GTX總線進行數(shù)據(jù)交換；DSP1與DSP2之間通過Hyper?Link接口進行數(shù)據(jù)交換。?

5.根據(jù)權利要求1所述的一種多級數(shù)字信道化接收機，其特征在于，還包括參考信號，參考信號經(jīng)鎖相環(huán)PLL為雙通道高速模數(shù)轉換器提供1.8GHz的時鐘采樣頻率；參考信號經(jīng)時鐘發(fā)生器后向FPGA1、及信號識別和參數(shù)估計單元提供200MHz的參考時鐘信號。?