[發明專利]一種具有低多晶摻雜濃度的單柵非易失存儲單元

在審

• 申請號: 201410346979.8
• 申請日: 2014-07-21
• 公開（公告）號: CN104123962A
• 公開（公告）日: 2014-10-29
• 發明（設計）人: 李建成;李聰;尚靖;李文曉;王震;谷曉忱;鄭黎明;曾祥華;李浩
• 申請（專利權）人: 中國人民解放軍國防科學技術大學;湖南晟芯源微電子科技有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;H01L27/115
• 代理公司: 北京中濟緯天專利代理有限公司 11429
• 代理人: 胡偉華

技術領域

本發明屬于微電子技術領域，涉及半導體集成電路的存儲技術，具體是指與標準CMOS工藝兼容的單柵非易失存儲單元。

背景技術

根據制造工藝的不同，可以將非易失存儲器分為兩大類：基于標準CMOS工藝的非易失存儲器和基于特殊工藝的非易失存儲器。EEPROM、FLASH、鐵電存儲器、相變存儲器、阻變存儲器以及磁電存儲器等基于特殊工藝的非易失存儲器一般成本較高，無法滿足某些應用場合對低成本的需求，如射頻識別標簽芯片。因此，已經提出了具有不同結構的非易失存儲單元，這些存儲單元只包含單個多晶硅層，因此可以與標準CMOS工藝兼容。

單柵非易失存儲單元一般包括控制管、隧穿管、讀取管以及選擇管。在目前公開的存儲單元結構中有不少是采用PMOS晶體管作為隧穿管，這種隧穿管操作方便，但由于其柵極多晶摻雜類型為P+，因此反偏Fowler-Nordheim(FN)隧穿電流較小，導致存儲單元的擦除效率較低。針對該問題，有研究者采用改變隧穿管柵極多晶摻雜類型為N+的方式進行改進，這種方式能夠在很大程度上提高反偏隧穿電流，然而在工藝上不易實現，存儲單元的尺寸較大，且對數據保持性有一定影響。

發明內容

針對上述已有技術存在的不足，本發明提出一種具有低多晶摻雜濃度的單柵非易失存儲單元，以增強隧穿管的反偏FN隧穿電流，從而提高存儲單元的擦除效率。

為實現上述目的，本發明的技術方案是：

一種具有低多晶摻雜濃度的單柵非易失存儲單元，其特征在于：包括控制管、隧穿管以及選擇管，控制管和選擇管為PMOS晶體管，隧穿管為改進的具有低多晶摻雜濃度的PMOS晶體管；控制管、隧穿管的柵極連接在一起，作為存儲電荷的浮柵，該浮柵與外界通過絕緣層隔離；控制管駐留在第一個N阱中，隧穿管和選擇管駐留在第二個N阱中。控制管的源極、漏極與第一個N阱連接在一起作為控制端子，隧穿管的源極與第二個N阱連接在一起作為隧穿端子，選擇管的柵極作為選擇端子，選擇管的源極與隧穿管的漏極連接，選擇管的漏極輸出數據。

其中：所述的改進的具有低多晶摻雜濃度的PMOS晶體管，其是在PMOS晶體管的柵極不進行P+注入，而是進行HR注入。HR注入一般在半導體工藝中用于產生高阻值的多晶電阻，HR注入的雜質類型為P型，且濃度低于P+注入。通過這種方式可產生具有低多晶摻雜濃度的PMOS晶體管。

所述的控制管、隧穿管以及選擇管均為單柵結構，且具有相同的柵極氧化物厚度。

所述的隧穿管的柵極區面積小于控制管的柵極區面積。

所述控制端子和隧穿端子，這兩端容性耦合的電勢，疊加后形成浮柵上的電勢。

所述控制端子、隧穿端子與選擇端子在編程操作、擦除操作、讀取操作時分別施加不同的電壓組合。

本發明與現有技術相比，具有如下的優點：

本發明與標準CMOS工藝兼容，因此能夠降低非易失存儲器的成本，縮短產品的上市時間；同時，本發明提出使用改進的具有低多晶摻雜濃度的PMOS晶體管作為隧穿管，能夠增強隧穿管的反偏FN隧穿電流，從而提高存儲單元的擦除效率，且對存儲單元的數據保持性沒有影響。

附圖說明

圖1是本發明的整體結構示意圖；

圖2為本發明的隧穿管的版圖實現示意圖；

圖3為本發明的隧穿管的橫截面結構圖；

圖4為本發明的存儲單元的橫截面結構圖。

本發明目的的實現、功能特點及優點將結合實施例，參照附圖做進一步說明。

具體實施方式

參考圖1，參考圖1，本發明提出的存儲單元包含三個部分，一個作為控制管101，為PMOS晶體管，一個作為隧穿管102，為改進后的具有低多晶摻雜濃度的PMOS晶體管，還有一個作為選擇管103，為PMOS晶體管，它們均為單柵結構，且具有相同的柵極氧化物厚度，因此與標準CMOS工藝兼容?？刂乒?01、隧穿管102的柵極連接在一起，作為存儲電荷的浮柵104。其中，控制管駐留在第一個N阱中，隧穿管和選擇管駐留在第二個N阱中；控制管101的源極、漏極與第一個N阱連接在一起作為控制端子CO，隧穿管102的源極與第二個N阱連接在一起作為隧穿端子TU，選擇管103的柵極作為選擇端子SE，選擇管103的源極與隧穿管102的漏極連接，選擇管103的漏極輸出數據DA。