[發明專利]半導體器件及其制造方法

在審

• 申請號: 201410345262.1
• 申請日: 2014-07-18
• 公開（公告）號: CN104299947A
• 公開（公告）日: 2015-01-21
• 發明（設計）人: 大橋顯;梅津彰;武田博充
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/12
• 分類號: H01L23/12;H01L23/49;H01L21/50;H01L21/60
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 韓峰;孫志湧

相關申請的交叉引用

包括說明書、附圖和摘要的于2013年7月19日提交的日本專利申請No.2013-150391的公開，其整體通過引用被包含在此。

技術領域

本發明涉及一種半導體器件及其制造技術，更具體地，涉及有效地應用于具有安裝在布線基板上方的半導體芯片的半導體器件的技術，以及半導體器件的組件。

背景技術

日本專利公布No.4942020(專利文獻1)公開了一種包括容納在一個封裝內的兩個半導體芯片的層壓體的堆疊結構。具體地，兩個半導體芯片在模組基板上方彼此堆疊，并且分別經由導線與模塊基板上的鍵合引線連接。

此外，日本未審查專利公布No.2000-294684(專利文獻2)公開了一種結構，包括安裝在四邊形封裝基底表面的中心處的半導體芯片。多個鍵合引線在封裝基底的同一平面上的中心周圍處排列成兩行。

[相關技術文獻]

[專利文獻]

[專利文獻1]

日本專利公布No.4942020

[專利文獻2]

日本未審查專利公布No.2000-294684

發明內容

例如，對于安裝在諸如平板移動終端的電子器件上的半導體器件，(在下文中也稱為“封裝”或“半導體封裝”)，當被安裝在該電子器件的顯示單元等上時，在大多數情況下，半導體器件被定位在容納在諸如液晶面板的顯示單元的主體的邊緣處的細長的安裝基板上。

在這種情況下，包含在半導體器件中的封裝基板的平面形狀變得細長，這會導致對封裝基板的平面形狀的限制。

另一方面，為了提高組裝在半導體器件中的半導體芯片的處理速度，經常使用包含諸如動態隨機存取存儲器(DRAM)的存儲器電路和諸如處理器的邏輯電路的組合的半導體芯片。這種組合半導體芯片優選具有用存儲器電路占用大面積且多個邏輯電路布置在存儲器電路周圍以提高面積效率和設計效率的電路布局。

由此，組合半導體芯片的主表面基本上變為正方形，這造成了對半導體芯片主表面的平面形狀的限制。

也就是說，在上述的半導體器件結構中，具有基本正方形形狀的半導體芯片安裝在細長的封裝基板上。另外，上述化合物半導體芯片包括除了存儲器電路之外的邏輯電路，從而導致相對高數目的焊盤用于探針測試和引線鍵合。

結果，從空間的角度來考慮，由于封裝基板和半導體芯片之間平面形狀的關系，導致很難在半導體芯片的四邊處布置引線鍵合。

雖然專利文獻1和2中的每個都公開了通過鍵合導線將半導體芯片和基板連接在一起的結構，但是這些專利文獻沒有考慮到用許多焊盤安裝在細長半導體基板上的具有基本正方形形狀的半導體芯片的結構。

結合附圖，在下面的詳細描述中將澄清本發明的其它問題和新特征。

根據本發明的一個方面，一種半導體器件包括：布線基板，其在具有矩形形狀的上表面處具有多個鍵合引線；半導體芯片，其安裝在布線基板的上表面上方，并且在具有矩形形狀的主表面處具有多個電極焊盤；多個金屬導線，用于將布線基板的鍵合引線連接到半導體芯片的電極焊盤；和多個端子，用于在布線基板的第二表面處設置的外部連接。在該半導體器件中，金屬導線布置在半導體芯片的主表面的四邊當中的三個上。此外，鍵合引線沿著半導體芯片的主表面的兩對相對邊中任意一對的各邊外部的第一表面的短邊成行地設置在布線基板的第一表面處，且金屬導線電連接到引線。

根據本發明的一個實施例，可以實現符合對安裝基板邊的布局限制的半導體器件。

附圖說明

圖1是示出根據本發明的一個實施例的半導體器件的結構的一個例子的平面圖；

圖2是示出在圖1中所示的其縱向方向上的半導體器件的結構的邊視圖；

圖3是示出圖1中所示的半導體器件的背面結構的背面圖；

圖4是示出在圖1中所示的其寬度方向上的半導體器件的結構的邊視圖；

圖5是示出在穿過密封體看到的圖1中所示的半導體器件的內部結構的平面圖；

圖6是沿著圖5的線A-A截取的截面圖；

圖7是沿著圖5的線B-B截取的截面圖；

圖8是示出安裝在圖1所示的半導體器件上的半導體芯片的焊盤布局的一個示例的平面圖；

圖9是示出安裝在圖1所示的半導體器件上的半導體芯片內的電路塊的布局的一個示例的平面圖；

圖10是示出圖1中所示的半導體器件的要用于組裝的布線基板的上表面的結構的一個示例的平面圖；