[發明專利]一種應用FPGA定點化技術實現指數CORDIC算法收斂域擴張的方法

有效

• 申請號: 201410344474.8
• 申請日: 2014-07-18
• 公開（公告）號: CN104102471A
• 公開（公告）日: 2014-10-15
• 發明（設計）人: 劉桂雄;唐文明;林若波
• 申請（專利權）人: 華南理工大學
• 主分類號: G06F7/556
• 分類號: G06F7/556
• 代理公司: 北京天奇智新知識產權代理有限公司 11340
• 代理人: 李振文

技術領域

本發明涉及一種應用FPGA定點化技術實現指數CORDIC算法收斂域擴張的方法。

背景技術

指數函數和對數函數在超聲檢測、無線通信、圖像信號處理等領域應用非常廣泛，用較低的硬件代價實現快速高精度的指、對數函數運算電路變得非常重要。目前在硬件實現指數/對數函數求值的方法主要有查表法、泰勒展開式法、查表相加法、基于查找表的多項式逼近和坐標旋轉數字計算(Coordinate?Rotation?Digital?Computer,CORDIC)算法等。CORDIC算法由于硬件實現簡單而備受關注，它是1959年由Volder?J提出，通過一系列固定與運算基數有關角度不斷偏擺迭代以逼近所需旋轉角度，由簡單加法、移位操作即可完成三角函數、指數函數、對數函數等超越函數的計算。1971年Walther?J?D把旋轉模式、向量模式和線性模式統一成標準CORDIC迭代方程，并根據旋轉角度分為圓周系統和雙曲系統。指數函數就是在雙曲系統下采用旋轉模式實現的。

為實現指數函數的CORDIC算法，國內外開展很多有益研究，主要從指數CORDIC算法實現機理、算法改進思路、算法收斂域擴張等進行研究，但大多文獻只給出了指數CORDIC算法的仿真實現及理論探索，對硬件實現很少作詳細討論，更沒有涉及FPGA實現技巧的研究。為此，本發明針對指數函數CORDIC算法在FPGA實現的技巧問題，研究FPGA定點化技術實現收斂域擴張的方法，在FPGA實現指數函數CORDIC算法。

發明內容

為解決上述技術問題，本發明的目的是提供一種應用FPGA定點化技術實現指數函數CORDIC算法收斂域擴張的方法，該方法降低結構復雜度、節省系統資源、收斂域范圍寬和計算精度高。

本發明目的通過以下技術方案來實現：

1、一種應用FPGA定點化技術實現指數CORDIC算法收斂域擴張的方法，包括：

A由雙曲系統CORDIC算法推導收斂域內指數函數CORDIC算法；

B采用區間壓縮方法實現指數函數CORDIC算法的收斂域擴張；

C應用定點化技術在FPGA實現指數函數CORDIC算法收斂域擴張。

與現有技術相比，本發明的一個或多個實施例可以具有如下優點：算法只用兩條數據鏈，即對角度z_i與坐標x_i進行迭代，能有效節省1/3硬件資源，提高算法實時性；應用定點化技術在FPGA實現收斂域擴張方法，其求解方法巧妙，只需使用兩個乘法器，避免除法器的使用；采用15級流水線結構，用FPGA實現雙曲系統CORDIC算法來求解指數函數，運算結果相對誤差達到了10^-4，滿足實際工程精度要求。本指數CORDIC算法在超聲相控TCG(Time?Complement?Gain)應用具有有重要的實際意義。

附圖說明

附圖用來提供對本發明的進一步理解，并且構成說明書的一部分，與本發明的實施例共同用于解釋本發明，并不構成對本發明的限制。在附圖中：

圖1是應用FPGA定點化技術實現指數CORDIC算法收斂域擴張的方法流程圖；

圖2是雙曲函數坐標旋轉模型；

圖3是整數Q和小數θ定點化值求解原理框架圖；

圖4是雙曲系統CORDIC算法求解指數函數流水線結構圖；

圖5是FPGA實現雙曲系統CORDIC算法指數函數部分流水線電路圖；

圖6是CORDIC算法指數函數在Modelsim的仿真圖。

具體實施方式

容易理解，根據本發明的技術方案，在不變更本發明的實質精神下，本領域的一般技術人員可以提出本發明的多個結構方式和制作方法。因此以下具體實施方式以及附圖僅是本發明的技術方案的具體說明，而不應當視為本發明的全部或者視為本發明技術方案的限定或限制。

下面結合實施例及附圖對本發明作進一步詳細的描述。

圖1是應用FPGA定點化技術實現指數CORDIC算法收斂域擴張的方法流程圖，該方法包括：

步驟10由雙曲系統CORDIC算法推導指數函數CORDIC算法,實現步驟如下：