[發(fā)明專利]一種應(yīng)用FPGA定點(diǎn)化技術(shù)實(shí)現(xiàn)指數(shù)CORDIC算法收斂域擴(kuò)張的方法

有效

• 申請?zhí)枺?/td>: 201410344474.8
• 申請日: 2014-07-18
• 公開（公告）號: CN104102471A
• 公開（公告）日: 2014-10-15
• 發(fā)明（設(shè)計）人: 劉桂雄;唐文明;林若波
• 申請（專利權(quán)）人: 華南理工大學(xué)
• 主分類號: G06F7/556
• 分類號: G06F7/556
• 代理公司: 北京天奇智新知識產(chǎn)權(quán)代理有限公司 11340
• 代理人: 李振文

1.一種應(yīng)用FPGA定點(diǎn)化技術(shù)實(shí)現(xiàn)指數(shù)CORDIC算法收斂域擴(kuò)張的方法，該方法包括：

A由雙曲系統(tǒng)CORDIC算法推導(dǎo)收斂域內(nèi)指數(shù)函數(shù)CORDIC算法；

B采用區(qū)間壓縮方法實(shí)現(xiàn)指數(shù)函數(shù)CORDIC算法的收斂域擴(kuò)張；

C應(yīng)用定點(diǎn)化技術(shù)在FPGA實(shí)現(xiàn)指數(shù)函數(shù)CORDIC算法收斂域擴(kuò)張。

2.根據(jù)權(quán)利要求1所述的應(yīng)用FPGA定點(diǎn)化技術(shù)實(shí)現(xiàn)指數(shù)CORDIC算法收斂域擴(kuò)張的方法，其特征在于，所述步驟A具體包括：

在雙曲系統(tǒng)旋轉(zhuǎn)模式下，根據(jù)所述單位向量V₁移動到V_n的關(guān)系式得到CORDIC公式，把計算轉(zhuǎn)化為旋轉(zhuǎn)方向的移位和加法運(yùn)算；

讓迭代序列i在3k+1項(xiàng)處重復(fù)一次迭代所述k∈Z⁺，以保證算法收斂；

根據(jù)中間角度變量z_i確定旋轉(zhuǎn)方向d_i，在一定初始條件下可獲得指數(shù)函數(shù)的CORDIC算法；所述單位向量V₁和V_n的坐標(biāo)分別為x₁,y₁和x_n,y_n。

3.根據(jù)權(quán)利要求1所述的應(yīng)用FPGA定點(diǎn)化技術(shù)實(shí)現(xiàn)指數(shù)CORDIC算法收斂域擴(kuò)張的方法，其特征在于，所述步驟B具體包括：

應(yīng)用區(qū)間壓縮方法，對收斂域內(nèi)輸入值z_in作區(qū)間壓縮變換，令z_in＝Qln2+θ，Q∈Z，使|θ|<ln2，保證θ處于收斂區(qū)間內(nèi)；

對指數(shù)函數(shù)進(jìn)行數(shù)學(xué)處理，由把的計算等效轉(zhuǎn)化為e^θ的計算，把運(yùn)算問題轉(zhuǎn)化為求解整數(shù)Q和小數(shù)θ，通過區(qū)間壓縮方法實(shí)現(xiàn)指數(shù)函數(shù)收斂域的擴(kuò)張。

4.根據(jù)權(quán)利要求1所述的應(yīng)用FPGA定點(diǎn)化技術(shù)實(shí)現(xiàn)指數(shù)CORDIC算法收斂域擴(kuò)張的方法，其特征在于，所述步驟C具體包括：

應(yīng)用FPGA定點(diǎn)化技術(shù)，對輸入值z_in＝Qln2+θ進(jìn)行定點(diǎn)化，擴(kuò)大2¹⁶倍實(shí)現(xiàn)定點(diǎn)化，再通過右移實(shí)現(xiàn)除法，恢復(fù)到原始值；

分析FPGA定點(diǎn)數(shù)的運(yùn)算模式，獲得Q、θ的定點(diǎn)化值；

FPGA實(shí)現(xiàn)上，通過采用二個乘法器和移位操作實(shí)現(xiàn)整數(shù)部分Q和小數(shù)部分θ定點(diǎn)化值的求解，實(shí)現(xiàn)收斂域擴(kuò)張的指數(shù)函數(shù)CORDIC算法。

5.根據(jù)權(quán)利要求4所述的應(yīng)用FPGA定點(diǎn)化技術(shù)實(shí)現(xiàn)指數(shù)CORDIC算法收斂域擴(kuò)張的方法，其特征在于，應(yīng)用FPGA定點(diǎn)化技術(shù)求解整數(shù)Q和小數(shù)θ所述步驟具體包括：

定點(diǎn)化求解整數(shù)Q值，通過對輸入值z_in定點(diǎn)化后取整，用[z_in·2¹⁶]表示，其位寬為24bit；對定點(diǎn)化后取整，用[z_in·2¹⁶·2¹⁶/ln2]表示，其位寬為42bit，用H10表示bit[41:32]共10bit，為整數(shù)部分，用L32表示bit[31:0]共32bit，為小數(shù)部分，則H10即為整數(shù)部分Q；所述輸入值z_in定點(diǎn)化是對輸入值z_in擴(kuò)大2¹⁶倍；所述定點(diǎn)化是對擴(kuò)大2¹⁶倍。

求解θ定點(diǎn)化值，定點(diǎn)化小數(shù)部分為其中L16表示L32的高16位bit[31:16]，即2¹⁶·θ＝ln2·L16，定點(diǎn)化即擴(kuò)大2¹⁶倍后為2¹⁶·2¹⁶·θ＝ln2·2¹⁶·L16≈45426·L16，[45426·L16]位寬為32bit。用H17表示bit[32:16]共17bit，右移16位可得2¹⁶·θ＝H17，即H17為θ小數(shù)部分的定點(diǎn)化值。

6.根據(jù)權(quán)利要求4所述的應(yīng)用FPGA定點(diǎn)化技術(shù)實(shí)現(xiàn)指數(shù)CORDIC算法收斂域擴(kuò)張的方法，其特征在于，F(xiàn)PGA實(shí)現(xiàn)上采用二條數(shù)據(jù)鏈實(shí)現(xiàn)指數(shù)函數(shù)CORDIC，所述步驟具體包括：

坐標(biāo)x_n、y_n的初值與迭代模式相同，合成一個迭代通道，省掉坐標(biāo)y_n的迭代過程，用兩條數(shù)據(jù)鏈，即對角度z_i與坐標(biāo)x_i進(jìn)行迭代，可節(jié)省約1/3硬件資源。