[發(fā)明專(zhuān)利]半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410339866.5
• 申請(qǐng)日: 2014-07-16
• 公開(kāi)（公告）號(hào): CN105304629B
• 公開(kāi)（公告）日: 2018-07-13
• 發(fā)明（設(shè)計(jì)）人: 唐波;許靜;閆江;王紅麗;唐兆云;徐燁鋒;李春龍;陳邦明;楊萌萌
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類(lèi)號(hào): H01L27/088
• 分類(lèi)號(hào): H01L27/088;H01L29/78;H01L29/06;H01L21/8234
• 代理公司: 北京維澳專(zhuān)利代理有限公司 11252
• 代理人: 黨麗;逢京喜

本發(fā)明提供了一種半導(dǎo)體器件，包括第一器件區(qū)域：襯底；第一有源區(qū)堆疊，包括襯底上的第一半導(dǎo)體區(qū)和其上的第二半導(dǎo)體區(qū)，以及空腔，空腔位于第一半導(dǎo)體區(qū)的端部、第二半導(dǎo)體區(qū)與襯底之間；第一器件，位于第二半導(dǎo)體區(qū)之上，且其源漏區(qū)位于空腔之上；第二器件區(qū)域：襯底；第二有源區(qū)堆疊，包括襯底上的第三半導(dǎo)體區(qū)和其上的第四半導(dǎo)體區(qū)，以及絕緣層，絕緣層位于第三半導(dǎo)體區(qū)的端部、第四半導(dǎo)體區(qū)與襯底之間；第二器件，位于第四半導(dǎo)體區(qū)之上，且其源漏區(qū)位于絕緣層之上。該半導(dǎo)體器件具有低成本、漏電小、功耗低、速度快、工藝較為簡(jiǎn)單且集成度高的特點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，特別涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)

隨著器件尺寸的不斷縮小，單位面積芯片上的器件數(shù)目越來(lái)越多，這會(huì)導(dǎo)致動(dòng)態(tài)功耗的增加，同時(shí)，器件尺寸的不斷縮小必然引起漏電流的增加，進(jìn)而引起靜態(tài)功耗的增加，而隨著半導(dǎo)體器件的高度集成，MOSFET溝道長(zhǎng)度不斷縮短，一系列在MOSFET長(zhǎng)溝道模型中可以忽略的效應(yīng)變得愈發(fā)顯著，甚至成為影響器件性能的主導(dǎo)因素，這種現(xiàn)象統(tǒng)稱(chēng)為短溝道效應(yīng)。短溝道效應(yīng)會(huì)惡化器件的電學(xué)性能，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問(wèn)題。

SOI襯底是在硅的下方嵌入了二氧化硅層，相對(duì)于體硅器件，SOI襯底形成的器件可以明顯減小漏電流和功耗，改善短溝道效應(yīng)，具有明顯的性能優(yōu)勢(shì)。然而，SOI襯底的造價(jià)較高，并需要更大的器件面積以避免浮體效應(yīng)(Floating Body Effect)，難以滿(mǎn)足器件高度集成化的要求，此外，由于嵌入了二氧化硅層，其器件的散熱性能受到影響。

發(fā)明內(nèi)容

本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，提供一種半導(dǎo)體器件及其制造方法。

本發(fā)明提供了一種半導(dǎo)體器件，包括第一器件區(qū)域和第二器件區(qū)域，其中，

第一器件區(qū)域包括：

襯底；

第一有源區(qū)堆疊，包括襯底上的第一半導(dǎo)體區(qū)和其上的第二半導(dǎo)體區(qū)，以及空腔，空腔位于第一半導(dǎo)體區(qū)的端部、第二半導(dǎo)體區(qū)與襯底之間；

第一器件，位于第二半導(dǎo)體區(qū)之上，且其源漏區(qū)位于空腔之上；

第二器件區(qū)域包括：

襯底；

第二有源區(qū)堆疊，包括襯底上的第三半導(dǎo)體區(qū)和其上的第四半導(dǎo)體區(qū)，以及絕緣層，絕緣層位于第三半導(dǎo)體區(qū)的端部、第四半導(dǎo)體區(qū)與襯底之間；

第二器件，位于第四半導(dǎo)體區(qū)之上，且其源漏區(qū)位于絕緣層之上。

可選的，還包括第三器件區(qū)域，所述第三器件區(qū)域包括：

襯底；

第三器件，位于襯底之上。

可選的，第一半導(dǎo)體區(qū)包括襯底上的第二半導(dǎo)體層和第二半導(dǎo)體層上的第三半導(dǎo)體層，第二半導(dǎo)體區(qū)為第四半導(dǎo)體層；第三半導(dǎo)體區(qū)為第二半導(dǎo)體層，第四半導(dǎo)體區(qū)為第四半導(dǎo)體層。

可選的，所述襯底為體硅襯底，第二半導(dǎo)體層和第三半導(dǎo)體層為Ge_xSi_1-x，0<x<1，第四半導(dǎo)體層為硅。

可選的，第一器件區(qū)域還包括氧化物層，形成于空腔的半導(dǎo)體材料的表面上。

此外，本發(fā)明還提供一種半導(dǎo)體器件的制造方法，包括步驟：

S01，提供襯底，所述襯底具有第一區(qū)域和第二區(qū)域；

S02，在襯底的第一區(qū)域上形成第一半導(dǎo)體區(qū)和其上的第二半導(dǎo)體區(qū)，以及在襯底的第二區(qū)域上形成第三半導(dǎo)體區(qū)和其上的第四半導(dǎo)體區(qū)；