[發明專利]一種12位中等速率逐次逼近型模數轉換器

有效

• 申請號: 201410337724.5
• 申請日: 2014-07-16
• 公開（公告）號: CN104113341B
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 魏天堯;朱樟明;丁瑞雪;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京銀龍知識產權代理有限公司11243
• 代理人: 許靜,黃燦

技術領域

本發明涉及模數轉換器領域，特別涉及一種12位中等速率逐次逼近型模數轉換器。

背景技術

逐次逼近型模數轉換器(SAR ADC)是一種應用于中等精度中等采樣速率的類型，因其結構簡單、面積小、功耗利用率高而廣泛應用于各種醫療、便攜和通信系統中。由于逐次逼近模數轉換器不需要諸如運算放大器等線性增益模塊，使得SAR ADC能夠較好地適應特征尺寸的減小和電源電壓降低的工藝演化趨勢。隨著工藝的進步，SAR ADC所能達到的轉換速率也增加到數百兆，從而可以和流水線型模數轉換器媲美，并且有著更高的功耗利用率。

逐次逼近型模數轉換器主要由數模(D/A)轉換器、比較器和逐次逼近寄存器組成，其中D/A轉換器一般為二進制電容式結構。電荷重分配型D/A轉換器由于其開關控制的簡易性和高效性得到了廣泛應用。

對于12位中等速率結構的同步逐次逼近型模數轉換器，工業應用最為廣泛。但是，由于模數轉換器的精度達到12位，使用傳統二進制電容式結構總的電容面積太大，而且功耗也很大。

發明內容

本發明的目的是提供一種12位中等速率逐次逼近型模數轉換器，將模數轉換器的總電容減半，提高其轉換速率和能耗利用率，同時減小系統設計復雜度、設計周期和成本。

為達到上述目的，本發明的實施例提供一種12位中等速率逐次逼近型模數轉換器，包括：

采樣網絡、與所述采樣網絡連接的差分電容陣列、與所述差分電容陣列連接的比較器電路；其中

所述差分電容陣列包括連接所述比較器電路正相輸入端的第一電容陣列和連接所述比較器電路反相輸入端第二電容陣列；其中

所述第一電容陣列和所述第二電容陣列均由11組二進制結構的位電容組成，所述第二電容陣列的冗余電容的下極板恒接一共模電壓V_CM。

其中，上述轉換器還包括：與所述比較器電路連接的逐次逼近控制邏輯電路，其中

所述逐次逼近控制邏輯電路的子單元包括第十五MOS管M₁₅、第十六MOS管M₁₆、第十七MOS管M₁₇、第十八MOS管M₁₈、第十九MOS管M₁₉、第二十MOS管M₂₀和觸發器；

所述觸發器的第一輸入端接所述比較器電路的輸出端，所述觸發器的第二輸入端接第二時鐘信號Clk_i，所述觸發器的第三輸入端接采樣信號Sample的反相采樣信號Sample_b；

所述第十五MOS管M₁₅的柵極接所述第二時鐘信號Clk_i的反相時鐘信號Clk_i_b，所述第十五MOS管M₁₅的源極接基準電壓V_REF，所述第十五MOS管M₁₅的漏極接所述第十六MOS管M₁₆的源極；

所述第十六MOS管M₁₆的柵極接所述觸發器的輸出端，所述第十六MOS管M₁₆的漏極接所述第十七MOS管M₁₇的漏極和所述第十九MOS管M₁₉的源極；

所述第十七MOS管M₁₇的柵極接所述觸發器的輸出端，所述第十七MOS管M₁₇的源極接所述第十八MOS管M₁₈的漏極；

所述第十八MOS管M₁₈的柵極接所述第二時鐘信號Clk_i，所述第十八MOS管M₁₈的源極接地Gnd；

所述第十九MOS管M₁₉的柵極接所述第二時鐘信號Clk_i的反相時鐘信號Clk_i_b，所述第十九MOS管M₁₉的源極接所述第二十MOS管M₂₀的漏極，所述第十九MOS管M₁₉的漏極接共模電壓V_CM；

所述第二十MOS管M₂₀的源極接共模電壓V_CM，所述第二十MOS管M₂₀的柵極接所述第二時鐘信號Clk_i，所述第二十MOS管M₂₀的漏極接所述差分電容陣列的電容的下極板。