[發明專利]一種抗地彈效應的輸出電路

有效

• 申請號: 201410334127.7
• 申請日: 2014-07-15
• 公開（公告）號: CN104079289B
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 黃嵩人;陳思園;何龍;陳迪平
• 申請（專利權）人: 湖南進芯電子科技有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種抗地彈效應的輸出電路，其特征在于，它包括，

用于控制PMOS晶體管Ⅰ（101）、PMOS晶體管Ⅱ（103）導通過程中減小電源線上的地彈效應的PMOS控制邏輯電路；

用于控制NMOS晶體管Ⅰ（102）、NMOS晶體管Ⅱ（104）導通過程中減小地線上的地彈效應的NMOS控制邏輯電路；

電阻R1連接于輸出節點VOUT和PMOS晶體管Ⅱ（103）的漏極，電阻R2連接于輸出節點VOUT和NMOS晶體管Ⅱ（104）的漏極；

所述的PMOS控制邏輯電路包括，以預驅動節點A和輸出節點VOUT作為輸入的開關模塊（01），連接于節點K和節點B之間的傳輸模塊（02），連接于節點B和輸出節點VOUT的泄放模塊（03）；

所述的NMOS控制邏輯電路包括以預驅動節點D和輸出節點VOUT作為輸入的開關模塊（04），連接于節點I和節點E之間的傳輸模塊（05），連接于節點E和輸出節點VOUT的泄放模塊（06）；

所述的PMOS控制邏輯電路中的泄放模塊（03）包括柵極連接節點K，源級連接節點B的PMOS泄放管Ⅰ（105），連接PMOS泄放管Ⅰ（105）的漏極和輸出節點VOUT的電阻R2；

所述的NMOS控制邏輯電路中的泄放模塊（06）包括柵極連接節點I，源級連接節點E的NMOS泄放管Ⅱ（106），連接NMOS泄放管Ⅱ（106）的漏極和輸出節點VOUT的電阻R0；

所述節點B為PMOS晶體管Ⅰ（101）的柵極節點；所述節點E為NMOS晶體管Ⅰ（102）的柵極節點。

2.根據權利要求1所述的一種抗地彈效應的輸出電路，其特征在于，所述的PMOS晶體管Ⅰ（101）、NMOS晶體管Ⅰ（102）為大尺寸管，所述的PMOS晶體管Ⅱ（103）、NMOS晶體管Ⅱ（104）為小尺寸管。

3.根據權利要求1所述的一種抗地彈效應的輸出電路，其特征在于，所述的PMOS控制邏輯電路中的開關模塊（01）包括輸入分別連接于節點A和節點H，輸出連接節點C的與非門NAND；輸入連接節點A，輸出連接節點K的反相器INV1；柵極共同連接于節點K，漏極共同連接于節點H的PMOS晶體管Ⅲ（111）和NMOS晶體管Ⅲ（112），PMOS晶體管Ⅲ（111）源極連接輸出節點VOUT，NMOS晶體管Ⅲ（112）源極連接片內地G。

4.根據權利要求1所述的一種抗地彈效應的輸出電路，其特征在于，所述的PMOS控制邏輯電路中的傳輸模塊（02）包括柵極連接節點H，源級和漏極分別連接節點B和K的PMOS傳輸管Ⅰ（107）；柵極連接于節點H經由反相器INV2的輸出，源級和漏極分別連接節點B和K的NMOS傳輸管Ⅰ（108）。

5.根據權利要求1所述的一種抗地彈效應的輸出電路，其特征在于，所述的NMOS控制邏輯電路中的開關模塊（04）包括兩個輸入分別連接節點D和節點J，輸出連接節點C的異或門NOR；輸入連接節點D，輸出連接節點I的反相器INV3；柵極共同連接于節點I，漏極共同連接于節點J的PMOS晶體管Ⅳ（113）和NMOS晶體管Ⅳ（114），NMOS晶體管Ⅳ（114）連接輸出節點VOUT，PMOS晶體管Ⅳ（113）連接片內電源V。

6.根據權利要求1所述的一種抗地彈效應的輸出電路，其特征在于，所述的NMOS控制邏輯電路中的傳輸模塊（05）包括柵極連接節點J，源級和漏極分別連接節點I和E的NMOS傳輸管Ⅱ（110）；柵極連接于節點J經由反相器INV4的輸出，源級和漏極分別連接節點I和E的PMOS傳輸管Ⅱ（109）。