[發(fā)明專利]一種基于FPGA的采樣數(shù)據(jù)內(nèi)插方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410330675.2
• 申請(qǐng)日: 2014-07-08
• 公開（公告）號(hào): CN104077492B
• 公開（公告）日: 2018-08-14
• 發(fā)明（設(shè)計(jì)）人: 張成森;劉洪慶;郭同華;李云彬
• 申請(qǐng)（專利權(quán)）人: 中國電子科技集團(tuán)公司第四十一研究所
• 主分類號(hào): G06F19/00
• 分類號(hào): G06F19/00;G01R13/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的采樣數(shù)據(jù)內(nèi)插方法，其特征在于，包括內(nèi)插控制模塊，負(fù)責(zé)內(nèi)插運(yùn)算的時(shí)序控制及和外部模塊的交互，快速加載使能端控制采集數(shù)據(jù)是否按時(shí)鐘節(jié)拍填滿FIR濾波器的流水線；當(dāng)新數(shù)據(jù)裝滿流水線后，輸出數(shù)據(jù)有效位開始置“1”，表示FIR濾波器輸出的內(nèi)插數(shù)據(jù)有效；在兩個(gè)采樣數(shù)據(jù)計(jì)算完I個(gè)內(nèi)插值后，需要更新采樣點(diǎn)；在計(jì)算內(nèi)插時(shí)，內(nèi)插控制模塊通過內(nèi)插倍數(shù)來計(jì)算濾波器系數(shù)ROM的存儲(chǔ)地址；內(nèi)插控制模塊設(shè)置內(nèi)插數(shù)據(jù)有效、快速加載使能、輸出數(shù)據(jù)有效、需要載入新采集數(shù)據(jù)、內(nèi)插倍數(shù)控制端口，方便與外部電路進(jìn)行交互；

FIR濾波器采用對(duì)稱設(shè)計(jì)，由L個(gè)乘累加單元MAC級(jí)聯(lián)而成，L為偶數(shù)；

濾波器系數(shù)存儲(chǔ)ROM依次存放著系統(tǒng)所需要最大內(nèi)插值所需要的濾波器系數(shù)，當(dāng)需要采用較低內(nèi)插時(shí)，通過內(nèi)插控制模塊選取適當(dāng)間隔的子濾波器來實(shí)現(xiàn)；計(jì)算內(nèi)插數(shù)據(jù)時(shí)，在時(shí)鐘節(jié)拍下，ROM的讀取地址依次移位到下一階ROM的讀取地址中，從而實(shí)現(xiàn)流水線操作；

該采樣數(shù)據(jù)內(nèi)插方法包括以下步驟：

步驟(a)，內(nèi)插開始階段：

當(dāng)采集數(shù)據(jù)結(jié)束后要進(jìn)入內(nèi)插時(shí)，首先通過快速加載使能端將起始數(shù)據(jù)快速填滿FIR濾波器流水線，填入數(shù)據(jù)的長度等于FIR濾波器的階數(shù)L；

步驟(b)，兩采樣點(diǎn)插值計(jì)算階段：

內(nèi)插計(jì)算根據(jù)內(nèi)插倍數(shù)從濾波器系數(shù)存儲(chǔ)ROM中選取適當(dāng)?shù)南禂?shù)，選取適當(dāng)?shù)南禂?shù)的步驟具體為：濾波器系數(shù)存儲(chǔ)ROM中共存放N組FIR濾波器系數(shù)，對(duì)應(yīng)的地址分別為0～(N-1)，內(nèi)插倍數(shù)為I，其中I能被N整除，選取系數(shù)的地址分別為0，L/I，2*L/I...(I-1)L/I；

步驟(c)，采樣點(diǎn)更新階段：

當(dāng)計(jì)算完I個(gè)插值后，將需要載入新采集數(shù)據(jù)位置“1”，內(nèi)插控制模塊根據(jù)采集數(shù)據(jù)有效位來判斷下一步狀態(tài)，如果采集數(shù)據(jù)沒有準(zhǔn)備好，外部邏輯將采集數(shù)據(jù)有效位置“0”，則暫停插值運(yùn)算，并將輸出數(shù)據(jù)有效位置“0”；如果采集數(shù)據(jù)準(zhǔn)備好，外部邏輯將采集數(shù)據(jù)有效位置“1”，則載入采集數(shù)據(jù)進(jìn)行內(nèi)插運(yùn)算，并將輸出數(shù)據(jù)有效位置“1”。

2.如權(quán)利要求1所述的基于FPGA的采樣數(shù)據(jù)內(nèi)插方法，其特征在于，所述FIR濾波器采用流水線架構(gòu)，由L個(gè)乘累加單元級(jí)聯(lián)而成。

3.如權(quán)利要求2所述的基于FPGA的采樣數(shù)據(jù)內(nèi)插方法，其特征在于，所述L個(gè)乘累加單元通過配置FPGA的DSP單元來實(shí)現(xiàn)。

4.如權(quán)利要求1所述的基于FPGA的采樣數(shù)據(jù)內(nèi)插方法，其特征在于，所述濾波器系數(shù)存儲(chǔ)ROM由L個(gè)獨(dú)立ROM組成，存放的系數(shù)分別對(duì)應(yīng)FIR濾波器L個(gè)乘累加單元的輸入系數(shù)。