[發明專利]一種基于FPGA的采樣數據內插方法

有效

• 申請號: 201410330675.2
• 申請日: 2014-07-08
• 公開（公告）號: CN104077492B
• 公開（公告）日: 2018-08-14
• 發明（設計）人: 張成森;劉洪慶;郭同華;李云彬
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: G06F19/00
• 分類號: G06F19/00;G01R13/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提出了一種基于FPGA的采樣數據內插方法，適用于數字示波器。基于FPGA的采樣數據內插方法包括：內插開始階段：當采集數據結束后要進入內插時，首先通過快速加載使能端將起始數據快速填滿FIR濾波器流水線，填入數據的長度等于FIR濾波器的階數L；兩采樣點插值計算階段：內插計算根據內插倍數從濾波器系數存儲ROM中選取適當的系數；采樣點更新階段。本發明的方法在FPGA內部實現，充分利用了FPGA并行處理數據的能力，降低了硬件成本，減小了功耗和體積，加上FPGA高速并行特性，可以有效提高數據吞吐率，減少數據等待時間，增加波形捕獲率。

技術領域

本發明涉及測試技術領域，特別涉及一種應用于數字示波器中對采樣點之間進行數據內插的方法。

背景技術

在高時間檔位下，傳統的示波器多采用隨機采樣技術或是軟件插值方法來顯示被測信號波形。

隨機采樣是一種等效采樣技術。由于每次采樣時，觸發時刻與其后第一個采樣點之間的時間間隔是隨機變化的，因此，隨機采樣需要精確地測量出此時的時間間隔，并根據測量結果將每次采樣得到的采樣點填入存儲器的相應位置，最終通過多次采樣來重新組合出原始信號的波形，隨機采樣原理如圖1所示。隨機采樣技術的關鍵是如何精確地測量觸發時刻與其后第一個采樣點之間的時間間隔，測量結果的精度決定了最終重組出波形的實際效果。隨機采樣技術采用的時間測量方法主要有時間電壓轉換方法和雙斜坡脈沖擴展法。

軟件內插方法，就是在每次采樣后，根據內插公式，采用軟件來計算采樣點之間的插值。但由于插值需要多次乘加運算，因此，軟件插值會影響波形捕獲率。

隨機采樣技術在波形顯示方面存在以下幾個問題：1)需要額外的電路測量時間間隔，增加了布局空間、成本和功耗；2)時間測量結果的誤差會積累到組合后信號中；3)需要多次采樣才能組合出信號波形，并且時間測量需要額外時間，降低了信號的波形捕獲率。

軟件插值技術由于受CPU處理能力限制，也存在信號波形捕獲率低的缺點。

發明內容

針對以上缺點，本發明提出了一種適用于數字示波器的基于FPGA的采樣數據內插方法。由于本發明在FPGA內部實現，充分利用了FPGA并行處理數據的能力，降低了硬件成本，減小了功耗和體積，加上FPGA高速并行特性，可以有效提高數據吞吐率，減少數據等待時間，增加波形捕獲率。

本發明的技術方案是這樣實現的：

一種基于FPGA的采樣數據內插方法，包括以下步驟：

步驟(a)，內插開始階段：

當采集數據結束后要進入內插時，首先通過快速加載使能端將起始數據快速填滿FIR濾波器流水線，填入數據的長度等于FIR濾波器的階數L；

步驟(b)，兩采樣點插值計算階段：

內插計算根據內插倍數從濾波器系數存儲ROM中選取適當的系數，選取適當的系數的步驟具體為：濾波器系數存儲ROM中共存放N組FIR濾波器系數，對應的地址分別為0～(N-1)，內插倍數為I，其中I能被N整除，選取系數的地址分別為0，L/I，2*L/I...(I-1)L/I；

步驟(c)，采樣點更新階段：

當計算完I個插值后，將需要載入新采集數據位置“1”，內插控制模塊根據采集數據有效位來判斷下一步狀態，如果采集數據沒有準備好，外部邏輯將采集數據有效位置“0”，則暫停插值運算，并將輸出數據有效位置“0”；如果采集數據準備好，外部邏輯將采集數據有效位置“1”，則讀入采集數據進行內插運算，并將輸出數據有效位置“1”。

可選地，所述FIR濾波器采用流水線架構，由L個乘累加單元級聯而成。

可選地，所述L個乘累加單元通過配置FPGA的DSP單元來實現。