[發明專利]閃存及其制作方法

有效

• 申請號: 201410328532.8
• 申請日: 2014-07-10
• 公開（公告）號: CN105448837B
• 公開（公告）日: 2019-02-12
• 發明（設計）人: 胡建強
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L27/115;H01L27/11521
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

本申請提供了一種閃存及其制作方法。該制作方法包括：步驟S1在半導體襯底的上表面上制作包含浮柵和控制柵的柵極結構，控制柵的上表面與半導體襯底的上表面的距離為H₁；步驟S2在柵極結構的兩側制作側墻、源極和漏極；步驟S3在源極和漏極上形成第一金屬插塞；步驟S4回蝕第一金屬插塞得到第二金屬插塞，第二金屬插塞的上表面與半導體襯底的上表面的距離為H₂，且H₂＜H₁；步驟S5在完成回蝕的半導體襯底上沉積介電材料，形成介質層。作為共源極的第二金屬插塞上表面與半導體襯底間的距離小于控制柵的上表面與半導體襯底之間距離，因此，增大了字線接觸孔與共源極之間的距離，有效解決由于電壓過大產生漏電流的問題。

技術領域

本申請涉及半導體制造技術領域，具體而言，涉及一種閃存及其制作方法。

背景技術

在閃存的制作中，共源極(common source)一般采用自對準共源極(SAS)結構。現有技術中自對準共源極的形成方法一般包括：首先進行第一次光刻以覆蓋漏極，這可以通過在具有字線的半導體襯底以及部分字線上涂覆光刻膠以形成第一光阻層并對第一光阻層進行顯影后形成與源極對應的圖形而實現；然后對源極進行雜質離子注入；隨后將第一光阻層去除后對整個結構進行退火；退火后進行第二次光刻，該過程類似于第一次光刻，從而形成與光阻層圖形對應的共源區圖形；然后對第二光阻層未覆蓋的源極進行刻蝕，之后進行第二次雜質離子注入，最后再將第二光阻層去除后對整個結構進行退火以在源極形成自對準共源極。

由上述過程可以看出，自對準共源極的制作流程復雜，需要兩次光刻、兩次離子注入，成本較高，而且上述工藝只適合尺寸較大的半導體器件的制作。為了滿足小尺寸器件的需求以及降低成本，目前一般采用金屬插塞(W plug)替代自對準共源極，從而避免了兩次光刻和兩次離子注入的流程。

但是，采用金屬插塞作為共源極時，如圖1所示，共源極106’與字線接觸孔105’之間的距離較小，如45nm的晶體管共源極106’與字線接觸孔105’之間的距離L₁大約為12nm，難以承受擦除過程中18V的高電壓，而電壓過大容易產生漏電流或失效等造成的數據丟失；另外，如圖1所示，共源極106’與柵極結構101’之間以側墻102’進行隔離，但是由于側墻102’的厚度L₂較小，柵極結構101’中控制柵的電子容易穿過側墻102’進入共源極106’中，產生漏電電流。

發明內容

本申請旨在提供一種閃存及其制作方法，以解決現有技術中共源極難以承受擦除過程的高電壓的問題。

為了實現上述目的，根據本申請的一個方面，提供了一種閃存的制作方法，該制作方法包括：步驟S1，在半導體襯底的上表面上制作包含浮柵和控制柵的柵極結構，控制柵的上表面與半導體襯底的上表面的距離為H₁；步驟S2，在柵極結構的兩側制作側墻、源極和漏極；步驟S3，在源極和漏極上形成第一金屬插塞；以及步驟S4，回蝕第一金屬插塞得到第二金屬插塞，第二金屬插塞的上表面與半導體襯底的上表面的距離為H₂，且H₂＜H₁，第二金屬插塞作為閃存的共源極。

進一步地，上述控制柵的下表面與半導體襯底的上表面的距離為H₃，且H₂≤H₃。

進一步地，形成上述第一金屬插塞的材料為金屬鎢。

進一步地，上述步驟S3包括：步驟S31，在半導體襯底上沉積金屬；步驟S32，將金屬減薄至側墻的頂部所在平面，得到第一金屬插塞。

進一步地，上述步驟S32采用化學機械拋光法減薄金屬，化學機械拋光中金屬與氮化硅的選擇比為20:1～50:1，優選30：1～50:1。

進一步地，形成側墻的側墻材料為氧化硅和/或氮化硅。