[發明專利]薄膜晶體管及其制造方法以及電子設備

有效

• 申請號: 201410325781.1
• 申請日: 2014-07-09
• 公開（公告）號: CN104300003B
• 公開（公告）日: 2019-02-05
• 發明（設計）人: 甘利浩一
• 申請（專利權）人: 索尼公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L21/336
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

本申請涉及薄膜晶體管及其制造方法以及電子設備。根據本技術的實施方式提供了一種薄膜晶體管，包括：柵電極以及一對源電極和漏電極；以及半導體層，具有在其中形成的溝道，并且具有分別連接至所述一對源電極和漏電極的一對連接部，其中，所述一對連接部的相對面中的一者或者兩者為非平面。

相關申請的交叉引用

本申請要求于2013年7月19日遞交到日本專利局的JP2013-150413的優先權，其中所述全部內容通過引用結合于此。

技術領域

本發明涉及一種其中溝道和電極線之間的連接部由干法蝕刻形成的薄膜晶體管(TFT)、制造所述薄膜晶體管的方法，以及包括所述薄膜晶體管的電子設備。

背景技術

在平板顯示器中，例如液晶顯示器和有機電致發光(EL)顯示，在實際應用中薄膜晶體管(TFT)被廣泛的用作為驅動元件。所述薄膜晶體管是使用半導體材料，例如非晶硅(Si)、多晶硅(polysilicon)、氧化物半導體或者用于活性層(溝道)的有機半導體制成的。

使用上述的半導體材料形成的所述溝道經由設置在層間絕緣膜中的接觸孔電連接至電極線(例如各個源電極和漏電極)。所述接觸孔是由濕法蝕刻形成的(例如日本未經審查專利申請公開第2001-305576號以及第2012-160679號)。在所述接觸孔是由濕蝕刻形成的情況下，降低了布局效率因為必須考慮到用于避免蝕刻劑的滲流影響的溝道區的保護的處理界限。

這樣的低效率布局可以通過干法蝕刻形成所述接觸孔而改善。

發明內容

然而，當所述接觸孔由干法蝕刻形成時，所述接觸孔穿透溝道。這是因為與互補金屬氧化物半導體(CMOS)處理過程不同，在溝道下的層中沒有設置金屬硅化物薄膜或諸如此類的蝕刻阻止膜，并且所述溝道和電極線之間的接觸面積被限定于設置在所述溝道中的所述接觸孔的側面的區域中。因此，布局效率得到改善的同時接觸電阻增加。此外，既然極易發生電流集中，所以電遷移(EM)阻抗降劣化。

希望提供一種薄膜晶體管，能夠減少接觸電阻并且提高EM阻抗、制造所述薄膜晶體管的方法以及電子設備。

根據本技術的實施方式提供了一種薄膜晶體管，包括：柵電極和一對源電極和漏電極；以及具有溝道形成在其中的半導體層，并且具有分別連接至所述一對源電極和漏電極的一對連接部，其中所述一對連接部的相對面(opposed surface)中的一者或者兩者為非平面。

根據本技術的實施方式，提供了一種制造薄膜晶體管的方法，所述方法包括以下步驟：

(A)在基板上形成柵電極；

(B)在所述基板和所述柵電極上形成半導體層；

(C)在所述半導體層中形成通孔，并且形成具有其中一者或者兩者為非平面的相對面的一對連接部；以及

(D)在半導體層上形成一對源電極和漏電極，所述源電極和漏電極經由所述連接部被連接至所述半導體層。

根據本技術的實施方式，提供了一種擁有顯示單元的電子設備，所述顯示單元設置有多個顯示器件和被配置為驅動顯示器件的多個薄膜晶體管，每一個薄膜晶體管包括：柵電極以及一對源電極和漏電極；以及半導體層，具有形成在其中的溝道，并且具有分別連接至所述一對源電極和漏電極的一對連接部，其中所述一對連接部的相對面中的一者或者兩者為非平面。

在所述薄膜晶體管、制造所述薄膜晶體管的所述方法、以及根據上述相應的本技術的實施方式的所述電子設備中，設置在所述半導體層中的所述一對連接部的相對面中的一者或者兩者形成為非平面。這擴大了連接部中的一者或兩者中所述半導體層與所述源電極和/或漏電極之間的接觸面積。