[發明專利]一種半導體器件終端環的拐角結構、制造工藝及光掩膜板

在審

• 申請號: 201410324369.8
• 申請日: 2014-07-08
• 公開（公告）號: CN104134687A
• 公開（公告）日: 2014-11-05
• 發明（設計）人: 胡浩
• 申請（專利權）人: 成都星芯微電子科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/266
• 代理公司: 北京天奇智新知識產權代理有限公司 11340
• 代理人: 楊春

技術領域

本發明涉及一種半導體器件終端環及其制造工藝，尤其涉及一種半導體器件終端環的拐角結構、制造工藝及制造用的光掩膜板。

背景技術

半導體技術行業中，其功率電子器件，特別是高壓器件，為了提高表面擊穿電壓，需要人為設置低摻雜區，以使平面p-n結表面附近處的電場得以分布均勻并減弱。

目前人為設置上述低摻雜區多采用RESURF技術，即降低表面電場技術，其原理為：對于一個外延平面p-n結，當外延層厚度較大時，在反向電壓下外延層不能完全耗盡，則在p-n結表面處的耗盡層寬度較小，該處的電場較強，因而表面擊穿電壓較低；當外延層厚度較小時，外延層能夠完全耗盡，則在p-n結表面處的耗盡層寬度較大，因而該處的電場減弱，擊穿電壓增高；進一步，當外延層厚度很小時，不僅外延層能夠完全耗盡，而且很大一部分外延層也被耗盡了，即相當于p-n結表面處的耗盡層寬度大大增加，則電場大大減弱，因而表面擊穿電壓能夠大大提高。

基于外延層完全耗盡所帶來的這樣一種效果，因此就提出了能夠明顯降低表面擊穿影響的RESURF二極管的結構；在這種結構中，外延層很薄，而且摻雜濃度適當，以保證整個外延層在反向電壓下能夠完全耗盡；二極管的核心是橫向的n+-p+結，這種二極管的擊穿電壓即很接近體內擊穿電壓。這種降低表面電場、提高擊穿電壓的方法就是RESURF技術。

實際應用中，高壓器件芯片的終端環(也稱終端耐壓環)是封閉的環形，拐角的地方由于柱面、球面效應，其局部電場分布與平邊的電場分布會有所不同。上述RESURF技術的低摻雜區的摻雜濃度是不變的，所以其表面擊穿電壓的分界明顯，難以實現平滑過渡，而且其平邊與拐角的過渡也不夠平滑。

發明內容

本發明的目的就在于為了解決上述問題而提供一種基于摻雜濃度變化的半導體器件終端環的拐角結構、制造工藝及光掩膜板。

本發明通過以下技術方案來實現上述目的：

一種半導體器件終端環的拐角結構，以所述終端環的圓心為中心，所述終端環的弧形拐角部位由內向外分為多個弧形條狀區域，多個所述弧形條狀區域的摻雜濃度由內而外逐漸減小。

作為優選，所述弧形條狀區域為五個。

一種半導體器件終端環的拐角結構的制造工藝，包括以下步驟：

(1)準備N型襯底或P型襯底：電阻率為10～200歐姆·厘米；

(2)在N型襯底或P型襯底上生長注入前氧化層；

(3)旋涂光刻膠，并使用光掩膜板進行曝光、顯影，所述光掩膜板的結構為：以所述光掩膜板的中點為中心，所述光掩膜板的弧形拐角部位的透光區面積由內而外逐漸減小；

(4)通過P型雜質注入形成P型摻雜或N型雜質注入形成N型摻雜，注入劑量為1e12atom/cm2～1e15atom/cm2；

(5)通過高溫氧化推結，爐管溫度為850℃～1200℃，持續時間為30分鐘～300分鐘，生長氧化層，并激活P型雜質或N型雜質，形成終端表面耐壓區；

(6)對于NMOS，通過N型雜質注入形成N型襯底源漏區，注入劑量為1e12atom/cm2～5e15atom/cm2；對于PMOS，通過P型雜質注入形成P型襯底源漏區，注入劑量為1e12atom/cm2～5e15atom/cm2；N型襯底或P型襯底也用作為耐壓區邊緣的場截止環；

(7)淀積TEOS作為層間介質；

(8)濺鍍或者蒸發沉積鋁，制作金屬接觸電極，也用作為金屬零偏場板及截止環場板，形成完整的終端耐壓結構。

具體地，所述步驟(3)中的光掩膜板的弧形拐角部位的透光區為叉指狀、鋸齒狀、圓點狀、多邊形和環形中的一種或幾種。

一種用于半導體器件終端環制造的光掩膜板，包括弧形拐角部位，以所述光掩膜板的中點為中心，所述弧形拐角部位的透光區面積由內而外逐漸減小。

具體地，所述弧形拐角部位的透光區為叉指狀、鋸齒狀、圓點狀、多邊形和環形中的一種或幾種。

本發明的有益效果在于：

本發明通過逐漸改變半導體器件終端環拐角部位的摻雜濃度，所以其表面擊穿電壓的分界趨緩，能夠實現平滑過渡，而且終端環的平邊與拐角的過渡也變得平滑，提高了半導體器件終端環的耐壓性能；通過一次光刻和硼離子注入的工藝來形成上述摻雜濃度變化的終端環拐角部位，能實現上述終端環的制造；采用透光區面積由內而外逐漸減小的光掩膜板進行曝光、顯影，便于制造上述終端環。

附圖說明

圖1是本發明所述半導體器件終端環的俯視結構示意圖；