[發明專利]非易失性存儲器(NVM)系統的自適應擦除恢復

有效

• 申請號: 201410319221.5
• 申請日: 2014-07-07
• 公開（公告）號: CN104299649B
• 公開（公告）日: 2019-12-06
• 發明（設計）人: 何晨;王艷卓;穆甫臣
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: G11C16/14
• 分類號: G11C16/14;G11C16/06
• 代理公司: 11038 中國國際貿易促進委員會專利商標事務所
• 代理人: 金曉<國際申請>=<國際公布>=<進入國

公開了NVM系統(100)內的非易失性存儲器NVM單元(210)的自適應擦除恢復的方法和系統。所述自適應擦除恢復實施例基于要擦除的一個或多個NVM塊尺寸和操作溫度，自適應地調整所述擦除恢復放電速率(112)和/或放電時間(114)。在一個示例實施例中，通過調整所述放電電路(150)內的開啟的放電晶體管(502/532)的數量調整所述擦除恢復放電速率(112)，從而調整了擦除恢復的放電電流。使用查找表(116)存儲與要恢復的NVM塊尺寸和/或操作溫度關聯的擦除恢復放電速率和/或放電時間。通過自適應地控制擦除恢復放電速率和/或時間，所公開的實施例改進了寬范圍NVM塊尺寸的總體擦除性能，同時避免了可能對所述NVM系統內高電壓電路的損壞。

技術領域

本技術領域涉及非易失性存儲器(NVM)系統，并且，更具體地，涉及NVM系統內的NVM單元的擦除和擦除恢復操作。

背景技術

非易失性存儲器(NVM)系統被用于各種各樣的電子系統和裝置。在NVM系統的擦除操作期間，向在所選擇的一個或多個塊中的全部NVM比特單元施加擦除脈沖，其中比特單元的體(例如,阱或襯底)被偏置到高的正電壓(例如，8.5伏特)，并且比特單元的柵極被偏置到高的負電壓(例如，-8.5伏特)。每一個擦除脈沖完成之后，執行擦除恢復操作以將比特單元的體和柵極放電至目標電壓電平(例如，分別是3.3伏特和接地)，以允許隨后的NVM操作(例如讀取和驗證操作)穩定進行。

對于擦除恢復，被擦除的一個或多個NVM塊的尺寸在NVM位單元的柵節點和體之間形成了等效電容器，從而影響了放電節點至目標電壓的速度。NVM系統的操作溫度通過影響NVM系統內偏置泵電路的強度和裝置泄露，也影響擦除恢復速率。如果擦除恢復發生的過快，兩個正在放電的高電壓節點之間的耦合可以潛在地引起一個高電壓節點的過沖,從而對NVM電路中的晶體管器件造成損壞。如果擦除恢復發生的過慢，高于預期的電壓可能被留在NVM單元的體或柵節點上，從而在隨后的NVM操作中引起高電壓電平位移器電路的熱切換，該操作可以損壞NVM電路中的裝置。然而，如果給整個擦除恢復過程分配大量時間以適應過慢的擦除恢復速率，導致的時間延遲可能對NVM系統的擦除性能產生不利的影響。

附圖說明

應注意附圖僅示出了示例實施例，并且因此不被認為限定了本發明的范圍。為了簡便以及清晰示出了附圖中的元素，其不一定按比例繪制。

圖1是包括了自適應擦除恢復的非易失性存儲器(NVM)系統的示例實施例的方框圖。

圖2是用于連接到非易失性存儲器(NVM)單元的示例實施例的電路圖。

圖3是NVM系統內的NVM單元的擦除恢復的自適應控制的示例實施例的信號圖。

圖4是NVM系統內的NVM單元的擦除恢復的自適應控制的示例實施例的流程圖。

圖5是自適應擦除恢復放電電路的示例實施例的電路圖。

圖6是放電速率過慢或放電時間太短的一個實施例的時序圖。

圖7是由于正電壓放電速率過快導致的負電壓過沖的一個實施例的時序圖。

圖8是由于負電壓放電速率過快導致的正電壓過沖的一個實施例的時序圖。

具體實施方式