[發明專利]單相位時鐘低電平異步復位低功耗觸發器及其控制方法有效
| 申請號: | 201410319019.2 | 申請日: | 2014-07-04 |
| 公開(公告)號: | CN104202032B | 公開(公告)日: | 2017-04-19 |
| 發明(設計)人: | 單偉偉;郭銀濤;蔣樊 | 申請(專利權)人: | 東南大學 |
| 主分類號: | H03K19/0175 | 分類號: | H03K19/0175;H03K17/22 |
| 代理公司: | 江蘇永衡昭輝律師事務所32250 | 代理人: | 王斌 |
| 地址: | 210096*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 相位 時鐘 電平 異步 復位 功耗 觸發器 及其 控制 方法 | ||
1.一種單相位時鐘低電平異步復位低功耗觸發器,包括主鎖存器(1)、從鎖存器(2)和輸出單元(3),其特征在于:
所述主鎖存器(1)由數據輸入單元(4)和數據鎖存單元(5)組成,數據輸入單元(4)由二輸入與門X1、二輸入或門X2和二輸入與非門X3組成,數據鎖存單元(5)由二輸入與門X4、二輸入或非門X5和反相器X6組成,二輸入與門X1的一個輸入端連接時鐘信號CK,另一個輸入端連接二輸入或非門X5的輸出端,二輸入與門X1的輸出端連接二輸入或門X2的一個輸入端,二輸入或門X2的另一個輸入端連接輸入數據D,二輸入或門X2的輸出端連接二輸入與非門X3的一個輸入端,二輸入與非門X3的另一個輸入端連接異步復位信號RDN,二輸入與門X4的一個輸入端連接時鐘信號CK,另一個輸入端連接反相器X6的輸出端,二輸入與門X4的輸出端連接二輸入或非門X5的一個輸入端,二輸入或非門X5的另一個輸入端連接二輸入與非門X3的輸出端,二輸入或非門X5的輸出端連接反相器X6的輸入端;
所述從鎖存器(2)由兩個自適應耦合單元(6),反相器X7、X8,NMOS管MN0、MN1和PMOS管MP2構成,NMOS管MN0、MN1的源極分別連接二輸入或非門X5的輸出端和反相器X6的輸出端,柵極均連接時鐘信號CK,漏極分別連接反相器X7、X8的輸入端;或者,NMOS管MN0、MN1的漏極分別連接二輸入或非門X5的輸出端和反相器X6的輸出端,柵極均連接時鐘信號CK,源極分別連接反相器X7、X8的輸入端;PMOS管MP2的柵極連接異步復位信號RDN,其源極連接電源VDD,漏極連接反相器X8的輸入端;或者,PMOS管MP2的漏極連接電源VDD,源極連接反相器X8的輸入端;自適應耦合單元(6)由一個PMOS管和一個NMOS管構成,PMOS管和NMOS管的柵極、漏極、源極分別相連形成自適應耦合單元(6)的柵極、漏極、源極,其中一個自適應耦合單元(6)的柵極連接二輸入或非門X5的輸出端,其源極連接反相器X8的輸入端,漏極連接反相器X7的輸出端;或者,所述其中一個自適應耦合單元(6)的漏極連接反相器X8的輸入端,源極連接反相器X7的輸出端;另一個自適應耦合單元(6)的柵極連接反相器X6的輸出端,其源極連接反相器X7的輸入端,漏極連接反相器X8的輸出端;或者,所述另一個自適應耦合單元(6)的漏極連接反相器X7的輸入端,源極連接反相器X8的輸出端;
所述輸出單元(3)由反相器X9、X10構成,反相器X9的輸入端連接反相器X7的輸出端,反相器X10的輸入端連接反相器X8的輸出端。
2.如權利要求1所述的單相位時鐘低電平異步復位低功耗觸發器,其特征在于二輸入與門X4、二輸入或非門X5和反相器X6構成一個保存數據的耦合環路。
3.如權利要求1所述的單相位時鐘低電平異步復位低功耗觸發器,其特征在于反相器X7、X8和兩個自適應耦合單元構成一個保存數據的耦合環路,自適應耦合單元削弱該耦合環路的 耦合程度,降低環路狀態翻轉時所需的電路強度。
4.如權利要求1所述的單相位時鐘低電平異步復位低功耗觸發器,其特征在于:二輸入與門X1和二輸入或門X2防止當輸入數據D和數據鎖存單元(5)中的數據都為零時,二輸入或門X2和二輸入與非門X3在每一個時鐘周期進行翻轉。
5.如權利要求1所述的單相位時鐘低電平異步復位低功耗觸發器,其特征在于:輸出單元(3)的反相器X9、X10分別輸出與輸入數據D相位相同和相位相反的數據。
6.如權利要求1所述單相位時鐘低電平異步復位低功耗觸發器的控制方法,其特征在于:
在主鎖存器(1)中:二輸入與門X4、二輸入或非門X5和反相器X6構成保存數據的鎖存單元,當時鐘信號CK為低電平時,通過二輸入與門X4將鎖存單元打開,輸入數據D通過二輸入或門X2、二輸入與非門X3和二輸入或非門X5寫入鎖存單元;當時鐘信號CK為高電平時,數據鎖存單元(5)對輸入數據D進行鎖存;
在從鎖存器(2)中:反相器X7、X8和兩個自適應耦合單元構成一個保存數據的耦合環路,自適應耦合單元削弱該環路的耦合程度,降低環路狀態翻轉時所需的電路強度;當時鐘信號CK為高電平時,NMOS管MN0、MN1導通,從鎖存器(2)打開,將主鎖存器(1)輸出的數據輸出到輸出單元(3),當時鐘信號CK為低電平時,NMOS管MN0、MN1關閉,從鎖存器(2)關閉,將主鎖存器(1)輸出的數據進行保存,輸出單元(3)的輸出保持不變。
7.如權利要求6所述的控制方法,其特征在于:異步復位信號RDN對主鎖存器(1)和從鎖存器(2)的輸出值進行復位,設定觸發器的初始狀態。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東南大學,未經東南大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410319019.2/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:基于正交頻分復用技術的直流配電線通信方法
- 下一篇:一種分布式匹配電路





