[發明專利]一種功率開關襯底選擇的最高電壓跟蹤電路

有效

• 申請號: 201410317681.4
• 申請日: 2014-07-04
• 公開（公告）號: CN104111690A
• 公開（公告）日: 2014-10-22
• 發明（設計）人: 劉簾曦;張雪軍;朱樟明;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05F1/67
• 分類號: G05F1/67
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;黃燦

1.一種功率開關襯底選擇的最高電壓跟蹤電路，其特征在于，包括：偏置電路、與所述偏置電路連接的源極輸入比較器、與所述源極輸入比較器連接的正反饋輸出環路；其中，

所述偏置電路為所述源極輸入比較器提供偏置電流，所述源極輸入比較器為所述正反饋輸出環路提供輸入電壓。

2.根據權利要求1所述的功率開關襯底選擇的最高電壓跟蹤電路，其特征在于，所述偏置電路包括：第一PMOS管(M01)、第二NMOS管(M02)；其中，

所述第一PMOS管(M01)的柵極和漏極互連，所述第二NMOS管(M02)的柵極和漏極互連；

所述第一PMOS管(M01)的漏極接所述第二NMOS管(M02)的漏極；

所述第一PMOS管(M01)的源極接輸入電壓V00。

3.根據權利要求2所述的功率開關襯底選擇的最高電壓跟蹤電路，其特征在于，所述源極輸入比較器包括：第三NMOS管(M03)、第四NMOS管(M04)，第五PMOS管(M05)、及第六PMOS管(M06)；其中，

所述第五PMOS管(M05)的源極接所述輸入電壓V00，漏極接所述第三NMOS管(M03)的漏極，柵極接所述第六PMOS管(M06)的柵極，且所述第五PMOS管(M05)的柵極和漏極互連；

所述第六PMOS管(M06)的源極接最高跟蹤電壓Vmax，漏極接所述第四NMOS管(M04)的漏極；

所述第三NMOS管(M03)的柵極、源極分別對應接所述第二NMOS管(M02)的柵極、源極；

所述第四NMOS管(M04)的柵極、源極分別對應接所述第三NMOS管(M03)的柵極、源極，且所述第四NMOS管(M04)的源極接地。

4.根據權利要求3所述的功率開關襯底選擇的最高電壓跟蹤電路，其特征在于，所述第四NMOS管(M04)的源極與所述第六PMOS管(M06)的漏極間還串聯一第一電容(C1)。

5.根據權利要求3所述的功率開關襯底選擇的最高電壓跟蹤電路，其特征在于，所述第二NMOS管(M02)、所述第三NMOS管(M03)及所述第四NMOS管(M04)中的溝道寬長比為1：K：K，其中K＞1。

6.根據權利要求3所述的功率開關襯底選擇的最高電壓跟蹤電路，其特征在于，所述正反饋輸出環路包括：由第七PMOS管(M07)和第八NMOS管(M08)組成的第一級反向器、由第九PMOS管(M09)和第十NMOS管(M10)組成的第二級反向器、及PMOS開關管(Mswo)；其中，

所述第七PMOS管(M07)的柵極、漏極對應接所述第八NMOS管(M08)的柵極、漏極，且所述第七PMOS管(M07)的柵極接所述第四NMOS管(M04)的漏極；

所述第九PMOS管(M09)和所述第七PMOS管(M07)的源極分別接所述最高跟蹤電壓Vmax，所述第九PMOS管(M09)的柵極、漏極對應接所述第十NMOS管(M10)的柵極、漏極；

所述第十NMOS管(M10)的源極接所述第八NMOS管(M08)的源極；

所述PMOS開關管(Mswo)的漏極接所述最高跟蹤電壓Vmax，源極接所述輸入電壓V00，柵極接所述第十NMOS管(M10)的漏極。

7.根據權利要求6所述的功率開關襯底選擇的最高電壓跟蹤電路，其特征在于，所述PMOS開關管(Mswo)的柵極與所述第十NMOS管(M10)的源極間還串聯一第二電容(C2)。

8.根據權利要求6所述的功率開關襯底選擇的最高電壓跟蹤電路，其特征在于，所述第九PMOS管(M09)和第十NMOS管(M10)的溝道寬長分別是所述第七PMOS管(M07)和第八NMOS管(M08)的溝道寬長的三倍。