[發(fā)明專利]一種功率開關(guān)襯底選擇的最高電壓跟蹤電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410317681.4
• 申請(qǐng)日: 2014-07-04
• 公開（公告）號(hào): CN104111690A
• 公開（公告）日: 2014-10-22
• 發(fā)明（設(shè)計(jì)）人: 劉簾曦;張雪軍;朱樟明;楊銀堂
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): G05F1/67
• 分類號(hào): G05F1/67
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;黃燦

技術(shù)領(lǐng)域

本發(fā)明涉及微電子技術(shù)領(lǐng)域中的電壓比較器設(shè)計(jì)領(lǐng)域，特別涉及一種功率開關(guān)襯底選擇的最高電壓跟蹤電路。

背景技術(shù)

DC-DC轉(zhuǎn)換器是一種把直流輸入電壓轉(zhuǎn)變成有效輸出固定直流電壓的電壓轉(zhuǎn)換器，如何提高轉(zhuǎn)換效率、降低功耗是大家一直研究的方向，隨著現(xiàn)代超大規(guī)模集成電路技術(shù)的發(fā)展，已經(jīng)可以做到很低的功耗和可觀的轉(zhuǎn)換效率。但是，這種在硅襯底上做的集成電路，一個(gè)很大的問題就是襯底偏置電路的設(shè)計(jì)非常復(fù)雜。例如，在通常使用的N阱CMOS工藝中，由P型襯底和N阱構(gòu)成的寄生pn結(jié)應(yīng)該始終處于反偏，從而避免襯底泄漏電流和閂鎖效應(yīng)。因此，做在N阱中的PMOS功率開關(guān)的襯底必須接電路的最高電位。然而，在DC-DC轉(zhuǎn)換器電路中很難找到一個(gè)固定的最高電壓節(jié)點(diǎn)，尤其是在單電感多路輸出的DC-DC轉(zhuǎn)換器電路中，由于存在多個(gè)輸出電壓，襯底偏置電路的設(shè)計(jì)更加復(fù)雜。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種功率開關(guān)襯底選擇的最高電壓跟蹤電路，解決DC-DC轉(zhuǎn)換器中PMOS功率開關(guān)襯底電位選擇的問題，在保證DC-DC轉(zhuǎn)換器性能的條件下快速跟蹤整體電路中的最高電壓，為PMOS功率開關(guān)提供最佳的襯底偏置。

為了達(dá)到上述目的，本發(fā)明提供了一種功率開關(guān)襯底選擇的最高電壓跟蹤電路，包括：偏置電路、與所述偏置電路連接的源極輸入比較器、與所述源極輸入比較器連接的正反饋輸出環(huán)路；其中，

所述偏置電路為所述源極輸入比較器提供偏置電流，所述源極輸入比較器為所述正反饋輸出環(huán)路提供輸入電壓。

進(jìn)一步地，所述偏置電路包括：第一PMOS管M01、第二NMOS管M02；其中，

所述第一PMOS管M01的柵極和漏極互連，所述第二NMOS管M02的柵極和漏極互連；

所述第一PMOS管M01的漏極接所述第二NMOS管M02的漏極；

所述第一PMOS管M01的源極接輸入電壓V00。

進(jìn)一步地，所述源極輸入比較器包括：第三NMOS管M03、第四NMOS管M04，第五PMOS管M05、及第六PMOS管M06；其中，

所述第五PMOS管M05的源極接所述輸入電壓V00，漏極接所述第三NMOS管M03的漏極，柵極接所述第六PMOS管M06的柵極，且所述第五PMOS管M05的柵極和漏極互連；

所述第六PMOS管M06的源極接最高跟蹤電壓Vmax，漏極接所述第四NMOS管M04的漏極；

所述第三NMOS管M03的柵極、源極分別對(duì)應(yīng)接所述第二NMOS管M02的柵極、源極；

所述第四NMOS管M04的柵極、源極分別對(duì)應(yīng)接所述第三NMOS管M03的柵極、源極，且所述第四NMOS管M04的源極接地。

進(jìn)一步地，所述第四NMOS管M04的源極與所述第六PMOS管M06的漏極間還串聯(lián)一第一電容C1。

所述第二NMOS管M02、所述第三NMOS管M03及所述第四NMOS管M04中的溝道寬長比為1：K：K，其中K＞1。

進(jìn)一步地，所述正反饋輸出環(huán)路包括：由第七PMOS管M07和第八NMOS管M08組成的第一級(jí)反向器、由第九PMOS管M09和第十NMOS管M10組成的第二級(jí)反向器、及PMOS開關(guān)管Mswo；其中，

所述第七PMOS管M07的柵極、漏極對(duì)應(yīng)接所述第八NMOS管M08的柵極、漏極，且所述第七PMOS管M07的柵極接所述第四NMOS管M04的漏極；

所述第九PMOS管M09和所述第七PMOS管M07的源極分別接所述最高跟蹤電壓Vmax，所述第九PMOS管M09的柵極、漏極對(duì)應(yīng)接所述第十NMOS管M10的柵極、漏極；

所述第十NMOS管M10的源極接所述第八NMOS管M08的源極；

所述PMOS開關(guān)管Mswo的漏極接所述最高跟蹤電壓Vmax，源極接所述輸入電壓V00，柵極接所述第十NMOS管M10的漏極。

進(jìn)一步地，所述PMOS開關(guān)管Mswo的柵極與所述第十NMOS管M10的源極間還串聯(lián)一第二電容C2。

進(jìn)一步地，所述第九PMOS管M09和第十NMOS管M10的溝道寬長分別是所述第七PMOS管M07和第八NMOS管M08的溝道寬長的三倍。

本發(fā)明的上述技術(shù)方案的有益效果如下：