[發明專利]一種并行多核FPGA數字圖像實時縮放處理方法和裝置在審
| 申請號: | 201410312009.6 | 申請日: | 2014-07-01 |
| 公開(公告)號: | CN104104888A | 公開(公告)日: | 2014-10-15 |
| 發明(設計)人: | 楊大偉;張汝波;劉冠群;毛琳;吳俊偉 | 申請(專利權)人: | 大連民族學院 |
| 主分類號: | H04N5/262 | 分類號: | H04N5/262;G06T1/20 |
| 代理公司: | 大連一通專利代理事務所(普通合伙) 21233 | 代理人: | 秦少林 |
| 地址: | 116600 遼寧省大連*** | 國省代碼: | 遼寧;21 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 并行 多核 fpga 數字圖像 實時 縮放 處理 方法 裝置 | ||
技術領域
本發明涉及一種圖像的放大或縮小的處理方法和裝置,具體地說是一種并行多核FPGA數字圖像實時縮放處理方法和裝置。
背景技術
電子產品和電子技術的日新月異,帶動了顯示技術的不斷提高。隨著視頻顯示技術和顯示終端制造技術的不斷發展,各類視頻應用所要求的分辨率以及顯示終端的尺寸都在不斷提高,不但出現了1920×1080以及更高的分辨率,而且顯示終端的尺寸也不斷的突破制造工藝的極限,尤其是屏幕拼接技術和投影融合技術的出現更是進一步提高了顯示終端的顯示分辨率和尺寸。同時,現代化的媒體宣傳、櫥窗展示以及公眾演示等應用使得分布式視頻顯示技術得以工程化。隨著這類應用的日益推廣,人們開始追求單個視頻顯示節點的高清以及更高分辨率的視頻顯示,甚至某些由屏幕拼接系統和投影融合系統構成的大型視頻顯示節點也被部署在分布式視頻顯示系統中,這大大提高了單個視頻節點的視頻數據吞吐量和運算量。
這些顯示技術和需求,不僅包括如何以更大的屏幕來顯示更高分辨率的視頻信息,還包括如何將低分辨率的視頻信息實時地放大到相應顯示器屏幕尺寸的高分辨率顯示屏幕上。由此不難看出,視頻顯示技術的發展已經不再僅僅受制于顯示技術本身,而是在某些應用中更多的受制于所需視頻信息的質量、實時性以及處理方式和處理芯片的運算能力。
隨著半導體工藝的不斷改進,處理器單位面積上集成了數以百萬計的晶體管。這種集成度的提高雖然使處理器具備更強大的處理能力,但是也使處理器的功耗和散熱問題日益突出。由于CMOS晶體管特征尺寸的縮小導致單位面積上晶體管數目的增加,加上時鐘頻率的提升,使得單位面積上晶體管漏電流不斷增大。研究表明,處理器性能每提升l%,功耗將增加3%。如果按照這種趨勢發展而不采取其他降低功耗措施的話,在2015年,每平方厘米面積上的功耗密度將達到上千瓦。由此而導致的熱量積聚將使得芯片根本無法工作。有學者指出,在單一處理器的條件下,系統性能提高幅度正比于系統復雜度提高幅度的平方根。如前所述,在系統復雜度不變的前提下,如何提高系統的處理效率就變得尤為重要。在屏幕拼接及投影融合技術領域中,經常要將數字視頻圖像進行實時縮放以滿足不同顯示終端的分辨率。由于數字視頻圖像的數據量大,實時性要求高,要求縮放系統要具有較大的數據吞吐能力和較高的處理效率,所以系統的處理能力尤為重要,并行處理的方式作為一種高效的處理方法,在視頻圖像縮放時得到應用。
在中國專利CN103269416A,公開了一種采用并行處理方式實現視頻圖像拼接顯示的裝置及方法,包括以下步驟:(1)將解碼后的數字視頻圖像信號進行識別,確定視頻格式,并按顯示區域分割為至少兩部分;(2)同時對分割后的視頻圖像信號分別進行圖像處理;(3)將處理后的各個視頻圖像信號分別轉換成可供外接的終端顯示單元進行顯示的視頻圖像信號;(4)將所有的終端顯示單元顯示的視頻圖像信號拼接為一幅完整的圖像。其中,在步驟(2)中圖像處理單元對輸入的視頻圖像信號進行圖像處理之前還包括對分割后的視頻圖像進行暫存以及對圖像分割和圖像處理的處理速度進行匹配的步驟。該方法中采用并行處理方式實現視頻圖像拼接顯示的方法通過采用先進行圖像分割再進行圖像處理的順序,并且在圖像處理部分采用了并行同步的處理方法,不僅處理的數據率大大降低,也克服了現有技術中存在的響應速度慢、發熱嚴重、散熱慢等問題。但是,由于在該方法對應的裝置中,需要采用多路并行處理的芯片,包括圖像分割單元與視頻格式偵測單元一體的FPGA芯片、多路緩存芯片、多路圖像處理芯片、多路接口芯片以及終端顯示設備,多路處理無疑增加了系統成本,此外當將視屏圖像分為多組單獨進行處理時,同步是一個非常重要的問題,直接影響到圖像在終端的顯示情況。
發明內容
為此,本發明的目的在于針對現有技術中的視頻圖像并行處理方法中,系統成本高、需要保持同步的問題,提出一種簡化了系統結構、無需同步則可實現的并行多核FPGA數字圖像實時縮放處理方法及其裝置。
為解決上述技術問題,本發明的目的之一是提供一種并行多核FPGA數字圖像實時縮放處理方法,包括如下過程:
(1)獲取待處理的原始視頻圖像數據,將所述原始視頻圖像數據輸入FPGA芯片;
(2)根據輸入像素時鐘頻率、輸出像素時鐘頻率和單個縮放核的上限工作時鐘頻率確定縮放核數目;
(3)按照所述縮放核的數目,將所述原始視頻圖像數據按縱向均勻分割成與縮放核數目一致的圖像子塊,任意一個圖像子塊左右兩側邊緣均需向外擴展一列;
(4)將分割后的圖像數據存儲到外部緩存器中;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于大連民族學院,未經大連民族學院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410312009.6/2.html,轉載請聲明來源鉆瓜專利網。





