[發(fā)明專(zhuān)利]一種基于PCIe總線多主控板冗余備份系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410308701.1
• 申請(qǐng)日: 2014-07-01
• 公開(kāi)（公告）號(hào): CN104050061A
• 公開(kāi)（公告）日: 2014-09-17
• 發(fā)明（設(shè)計(jì)）人: 王寶強(qiáng);王浩;王曉光;鐘生海;韓瓊
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)航天科工集團(tuán)第二研究院七〇六所
• 主分類(lèi)號(hào): G06F11/16
• 分類(lèi)號(hào): G06F11/16
• 代理公司: 中國(guó)航天科工集團(tuán)公司專(zhuān)利中心 11024
• 代理人: 岳潔菱;姜中英

?

技術(shù)領(lǐng)域

本發(fā)明涉及一種多主控板冗余備份系統(tǒng)，特別是一種基于PCIe總線多主控板冗余備份系統(tǒng)。

背景技術(shù)

多主控板冗余備份系統(tǒng)主要用于高安全、高可靠性系統(tǒng)應(yīng)用，當(dāng)系統(tǒng)出現(xiàn)異常時(shí)能進(jìn)行故障定位和備份系統(tǒng)切換。以往的多主控板冗余備份系統(tǒng)，包括：主板、PCI外設(shè)板卡、板卡狀態(tài)監(jiān)測(cè)系統(tǒng)、I2C控制器、CPU處理器和BMC控制器。板卡狀態(tài)監(jiān)測(cè)系統(tǒng)用于采集板卡上的電壓、電流和溫度信號(hào)，檢測(cè)系統(tǒng)運(yùn)行狀態(tài)是否正常。但是以往的多主控板冗余備份系統(tǒng)是基于CPCI?總線的容錯(cuò)計(jì)算機(jī)，當(dāng)備份系統(tǒng)切換時(shí)，需重啟計(jì)算機(jī)系統(tǒng)以便于對(duì)PCI設(shè)備進(jìn)行重新枚舉并分配空間，此過(guò)程不能滿(mǎn)足高性能實(shí)時(shí)計(jì)算機(jī)的要求，而基于CPCI總線的計(jì)算機(jī)系統(tǒng)已不能滿(mǎn)足微處理器、存儲(chǔ)器和互連網(wǎng)絡(luò)的高速發(fā)展對(duì)數(shù)據(jù)高速傳輸處理的要求。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于PCIe總線多主控板冗余備份系統(tǒng)，解決傳統(tǒng)基于CPCI總線的計(jì)算機(jī)系統(tǒng)切換系統(tǒng)時(shí)需重啟計(jì)算機(jī)系統(tǒng)以及CPCI總線不能滿(mǎn)足微處理器、存儲(chǔ)器和互連網(wǎng)絡(luò)的高速發(fā)展對(duì)數(shù)據(jù)高速傳輸處理的問(wèn)題。

一種基于PCIe總線多主控板冗余備份系統(tǒng)，包括：主板電路A、主板電路B、主板電路C、PCIe交換電路、FC通道卡電路和PCIe?Raid卡電路，其中主板電路A包括：CPU處理器A和PCIe控制器A，主板電路B包括：CPU處理器B和PCIe控制器B，主板電路C包括：CPU處理器C和PCIe控制器C，PCIe交換電路包括：PCIe管理芯片、串行EEPROM和時(shí)鐘芯片。

PCIe控制器A通過(guò)PCIe總線與PCIe管理芯片的端口a雙向連接，PCIe控制器B通過(guò)PCIe總線與PCIe管理芯片的端口b雙向連接，PCIe控制器C通過(guò)PCIe總線與PCIe管理芯片的端口c雙向連接，測(cè)試計(jì)算機(jī)通過(guò)SMBus總線與PCIe管理芯片雙向連接，F(xiàn)C通道卡電路通過(guò)PCIe總線與PCIe管理芯片的端口e雙向連接，PCIe?Raid卡電路通過(guò)PCIe總線與PCIe管理芯片的端口d雙向連接；在主板電路A中，CPU處理器A與PCIe控制器A雙向連接；在主板電路B中，CPU處理器B與PCIe控制器B雙向連接；在主板電路C中，CPU處理器C與PCIe控制器C雙向連接；在PCIe交換電路中，PCIe管理芯片與串行EEPROM通過(guò)SMBus總線雙向連接，時(shí)鐘芯片的輸出端與PCIe管理芯片的輸入端連接。

基于PCIe總線的多主控板冗余備份系統(tǒng)上電后，首先測(cè)試計(jì)算機(jī)將初始配置文件通過(guò)SMBus總線傳送到PCIe管理芯片中，然后PCIe管理芯片將初始配置文件通過(guò)SMBus總線燒寫(xiě)到串行EEPROM中，完成初始配置文件的燒寫(xiě)。初始配置文件的內(nèi)容為對(duì)PCIe管理芯片的設(shè)置，包括：設(shè)置端口a為復(fù)合工作模式，即端口a同時(shí)作為上行端口和非透明橋，表示為P2P+NT，端口b的設(shè)置和端口a相同；設(shè)置端口c為單一工作模式，即端口c只作為非透明橋，表示為NT；設(shè)置端口d為單一工作模式，即端口d只作為下行端口，表示為P2P，端口e的設(shè)置和端口d相同；設(shè)置分區(qū)k包含端口a和端口d；設(shè)置分區(qū)m包含端口b和端口e；設(shè)置分區(qū)n包含端口c；設(shè)置PCIe管理芯片的時(shí)鐘模式為全局時(shí)鐘模式。

燒寫(xiě)完畢后，重新啟動(dòng)系統(tǒng)，PCIe管理芯片通過(guò)SMBus總線讀取串行EEPROM的初始配置文件，用于配置PCIe管理芯片的端口寄存器、分區(qū)模式及時(shí)鐘模式。配置完畢后，PCIe管理芯片將分區(qū)k中的端口a和端口d連通，此時(shí)PCIe?Raid卡電路作為CPU處理器A的下游PCIe設(shè)備；PCIe管理芯片將分區(qū)m中的端口b和端口e連通，此時(shí)FC通道卡電路作為CPU處理器B的下游PCIe設(shè)備；PCIe管理芯片將分區(qū)n中端口c的工作模式設(shè)為非透明橋，此時(shí)CPU處理器C沒(méi)有下游的PCIe設(shè)備，CPU處理器C作為備用主板電路，用于接管CPU處理器A或CPU處理器B出現(xiàn)故障時(shí)對(duì)應(yīng)的下游PCIe設(shè)備；PCIe管理芯片由時(shí)鐘芯片提供全局時(shí)鐘。然后，CPU處理器A對(duì)PCIe?Raid卡電路進(jìn)行PCIe設(shè)備掃描完成系統(tǒng)枚舉，CPU處理器B對(duì)FC通道卡電路進(jìn)行PCIe設(shè)備掃描完成系統(tǒng)枚舉,?CPU處理器C同樣進(jìn)行PCIe設(shè)備掃描完成系統(tǒng)枚舉，最后正常啟動(dòng)各自的操作系統(tǒng)。