[發(fā)明專利]一種提高閃存單元有效溝道寬度的方法

有效

• 申請?zhí)枺?/td>: 201410308660.6
• 申請日: 2014-06-30
• 公開（公告）號: CN105448803B
• 公開（公告）日: 2018-06-05
• 發(fā)明（設計）人: 于法波;舒清明
• 申請（專利權）人: 上海格易電子有限公司;北京兆易創(chuàng)新科技股份有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/311
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 胡彬;鄧猛烈

本發(fā)明公開了一種提高閃存單元有效溝道寬度的方法，包括：在半導體襯底上刻蝕隔離區(qū)和有源區(qū)，其中，所述半導體襯底由硅襯底、犧牲氧化硅層和掩膜氮化硅層依次疊層而成；對所述掩膜氮化硅層進行回刻至所述犧牲氧化硅層，并以剩余掩膜氮化硅層為掩膜刻蝕所述犧牲氧化硅層至所述硅襯底；形成第一襯墊氧化硅層，其中，所述第一襯墊氧化硅層的厚度處于5nm～15nm之間；去除所述第一襯墊氧化硅層，以形成圓滑轉角的半導體結構；采用高溫氧化法淀積第二襯墊氧化硅層并致密化處理。本發(fā)明通過高溫氧化法淀積第二襯墊氧化硅層并致密化處理，使硅襯底的溝道邊沿的硅免受二次損耗并提高了第二襯墊氧化硅層的絕緣性能，達到了提高有效溝道寬度和器件性能的效果。

技術領域

本發(fā)明涉及半導體制造技術，尤其涉及一種提高閃存單元有效溝道寬度的方法。

背景技術

在快閃存儲器中，為了保證溝道邊沿處的隧道氧化物厚度和絕緣性能，需要在淺溝道隔離(Shallow Trench Isolation，STI)形成后在溝道邊界形成襯墊氧化物，目的在于使溝道邊界轉角變圓角(corner rounding)和改善器件的絕緣性能。目前業(yè)界一般采用現(xiàn)場蒸汽生成工藝(In-Situ Steam Generation，ISSG)來實現(xiàn)。

目前采用現(xiàn)場蒸汽生成工藝來實現(xiàn)溝道邊界的corner rounding和改善器件的絕緣性能過程中，由于需要形成兩層襯墊氧化物，那么硅表面被氧化，致使有效溝道寬度變窄，影響了器件的性能。

參考圖1，為現(xiàn)有技術提供的閃存單元有效溝道寬度AA的剖面圖。現(xiàn)有技術采用ISSG工藝形成襯墊氧化硅層，以硅襯底11的溝道邊沿的硅作為反應物，具體過程為：(1)在硅襯底11上依次淀積犧牲氧化硅層12和掩膜氮化硅層13，以構成半導體襯底；(2)在半導體襯底上刻蝕隔離區(qū)和有源區(qū)；(3)采用ISSG工藝在隔離區(qū)形成第一襯底氧化硅層并去除，使溝道邊沿的硅的厚度被大量消耗，此為有效溝道寬度AA的第一次降低；(4)再次采用ISSG工藝形成第二襯墊氧化硅層14，在該形成過程中，溝道邊沿的硅的厚度又一次被大量消耗，此為有效溝道寬度AA的第二次降低。

因此現(xiàn)有技術的有效溝道寬度AA經(jīng)過兩次損耗而寬度大大降低。另一方面，現(xiàn)有技術中第二襯墊氧化硅層14的絕緣性能較差，可能導致后續(xù)填充物的雜質(zhì)原子摻入有效溝道中，影響器件性能。

發(fā)明內(nèi)容

本發(fā)明提供一種提高閃存單元有效溝道寬度的方法，通過采用高溫氧化法淀積第二襯墊氧化硅層以提高有效溝道寬度，再對第二襯墊氧化硅層進行致密化處理以提高第二襯墊氧化硅層的絕緣性能，實現(xiàn)了提高閃存單元的有效溝道寬度。

本發(fā)明提供了一種提高閃存單元有效溝道寬度的方法，包括：

在半導體襯底上刻蝕隔離區(qū)和有源區(qū)，其中，所述半導體襯底由硅襯底、犧牲氧化硅層和掩膜氮化硅層依次疊層而成；

對所述掩膜氮化硅層進行回刻至所述犧牲氧化硅層，并以剩余掩膜氮化硅層為掩膜刻蝕所述犧牲氧化硅層至所述硅襯底；

形成第一襯墊氧化硅層，其中，所述第一襯墊氧化硅層的厚度處于5nm～15nm之間；

去除所述第一襯墊氧化硅層，以形成圓滑轉角的半導體結構；

采用高溫氧化法淀積第二襯墊氧化硅層并致密化處理。

進一步地，在半導體襯底上刻蝕隔離區(qū)和有源區(qū)采用的工藝方法為淺溝道隔離工藝。

進一步地，對所述掩膜氮化硅層進行回刻至所述犧牲氧化硅層，并以剩余掩膜氮化硅層為掩膜刻蝕所述犧牲氧化硅層至所述硅襯底，包括：

采用濕法刻蝕工藝，對所述掩膜氮化硅層進行回刻至所述犧牲氧化硅層；以及以剩余掩膜氮化硅層為掩膜，刻蝕所述犧牲氧化硅層至所述硅襯底。

進一步地，形成第一襯墊氧化硅層采用的工藝方法為現(xiàn)場蒸汽生成工藝。