[發(fā)明專利]半導體器件

在審

• 申請?zhí)枺?/td>: 201410303075.7
• 申請日: 2014-06-30
• 公開（公告）號: CN104882423A
• 公開（公告）日: 2015-09-02
• 發(fā)明（設計）人: 松岡信孝
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L23/40
• 分類號: H01L23/40;H01L23/31;H01L23/48
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務所 11038
• 代理人: 金光華

(關聯(lián)申請)

本申請享受以日本專利申請2014-37564號(申請日：2014年2月27日)為基礎申請的優(yōu)先權。本申請通過參照該基礎申請而包括基礎申請的全部內(nèi)容。

技術領域

本發(fā)明的實施方式涉及半導體器件。

背景技術

例如，通過將在封裝內(nèi)收納了晶體管、二極管等半導體芯片的半導體器件安裝到印刷基板上，構筑半導體系統(tǒng)。為了實現(xiàn)半導體系統(tǒng)的小型化，期望縮小半導體器件之間的布線所需的區(qū)域。

發(fā)明內(nèi)容

本發(fā)明實現(xiàn)安裝多個半導體器件的半導體系統(tǒng)的小型化。

實施方式的半導體器件具備：半導體芯片；封裝，包圍半導體芯片；第1電極端子，在封裝的上側(cè)，上端部與封裝的上表面一致或者從上表面突出而露出，在封裝的下側(cè)，下端部與封裝的下表面一致或者從下表面突出而露出；以及第2電極端子，在封裝的上側(cè)，上端部與上表面一致或者從上表面突出而露出，在封裝的下側(cè)，下端部與下表面一致或者從下表面突出而露出。

附圖說明

圖1是第1實施方式的半導體器件的示意圖。

圖2是第1實施方式的半導體器件的示意立體圖。

圖3是第1實施方式的半導體器件的作用的說明圖。

圖4是第1實施方式的半導體器件的作用的說明圖。

圖5是第1實施方式的變形例的半導體器件的示意立體圖。

圖6是第2實施方式的半導體器件的示意圖。

圖7是第3實施方式的半導體器件的示意圖。

圖8是第4實施方式的半導體器件的示意圖。

圖9是第5實施方式的半導體器件的示意圖。

圖10是第6實施方式的半導體器件的示意圖。

圖11是第7實施方式的半導體器件的示意圖。

圖12是第8實施方式的半導體器件的示意圖。

圖13是第9實施方式的半導體器件的示意圖。

圖14是第10實施方式的半導體器件的示意圖。

圖15是第11實施方式的半導體器件的示意立體圖。

圖16是具有第11實施方式的半導體器件的半導體系統(tǒng)的示意立體圖。

圖17是具有第11實施方式的半導體器件的半導體系統(tǒng)的示意立體圖。

圖18是第12實施方式的半導體器件的示意立體圖。

圖19是具有第13實施方式的半導體器件的半導體系統(tǒng)的示意立體圖。

圖20是具有第13實施方式的半導體器件的半導體系統(tǒng)的變形例的示意立體圖。

圖21是第14實施方式的半導體系統(tǒng)的示意圖。

圖22是第14實施方式的半導體系統(tǒng)的示意圖。

具體實施方式

以下，參照附圖，說明本發(fā)明的實施方式。另外，在以下的說明中，對同一部件等附加同一符號，對于說明了一次的部件等，適宜省略其說明。

在本說明書中，“半導體芯片”是指以半導體為材料的有源元件。例如，是二極管、晶體管、晶閘管等。

另外，在本說明書中，“封裝”是指設置于半導體芯片的周圍、并從物理性沖擊、濕氣等中保護半導體芯片的部件。例如，考慮應用樹脂、硅凝膠、陶瓷等材料或者它們的組合。

另外，在本說明書中，“上側(cè)”、“下側(cè)”、“上表面”、“下表面”、“上方”、“下方”等用語不一定是表示相對重力方向的上下的用語，而是為了規(guī)定部件等的相對位置關系而使用的用語。

另外，在本說明書中，“半導體系統(tǒng)”是指將多個封裝化了的半導體器件安裝到印刷基板等電路基板或半導體模塊而構成的半導體電路。在半導體系統(tǒng)中，除了半導體器件以外，也可以安裝電阻、電容器等無源部件。

(第1實施方式)

本實施方式的半導體器件具備：半導體芯片；封裝，包圍半導體芯片；第1電極端子，上端部在封裝的上側(cè)與封裝的上表面一致或者從上表面突出而露出，下端部在封裝的下側(cè)與封裝的下表面一致或者從下表面突出而露出；以及第2電極端子，上端部在封裝的上側(cè)與封裝的上表面一致或者從上表面突出而露出，下端部在封裝的下側(cè)與封裝的下表面一致或者從下表面突出而露出。

圖1是本實施方式的半導體器件的示意圖。圖1(a)是示意截面圖、圖1(b)是示意俯視圖。圖1(b)是將半導體芯片上方的樹脂罩以及覆蓋半導體芯片的保護材料去除后的狀態(tài)的圖。圖2是示出本實施方式的半導體器件的外觀的示意立體圖。