[發明專利]晶片封裝體

有效

• 申請號: 201410299061.2
• 申請日: 2014-06-27
• 公開（公告）號: CN104253100B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 張義民;劉滄宇;何彥仕;溫英男
• 申請（專利權）人: 精材科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙)11277
• 代理人: 劉新宇

技術領域

本發明關于一種晶片封裝體，且特別是有關于一種具有單側焊接以及特殊焊接墊結構的晶片封裝體。

背景技術

為了因應當代對于電子設備多功能、高效能等消費者要求，對于半導體晶片所制作的晶片封裝體所展現的可靠度(reliability)要求亦日益嚴峻。在晶片封裝體中，通常以重布局層(redistribution?layer，RDL)的各線路兩端分別對應連接至半導體晶片中各輸入/輸出(I/O)導電墊和晶片封裝體的各焊接墊，再將焊線(bonding?wire)打接至各焊接墊上，通過焊線使晶片封裝體與印刷電路板整合，以印刷電路板進行信號的輸入/輸出，信號經由焊線以及重布局層中各金屬線路，到達半導體晶片中各輸入/輸出(I/O)導電墊，以對半導體晶片進行控制，使半導體晶片發揮其預定的效能應用。

在現有技術中，通常焊接墊配置于晶片封裝體的側邊以提供焊線打接制程的便利性，又為配合半導體晶片各處的輸入/輸出(I/O)導電墊位置，而將各焊接墊配置分布于晶片封裝體的四周，如此便形成晶片四周均是焊接墊的典型結構。眾所周知的是，通常晶片封裝體元件中最易產生問題的位置就在于焊線打接處。若其中有一處失效，往往會造成整體晶片封裝體元件故障的問題。因此提高焊線打接處的可靠性及壽命是電子業界相當重要的一個課題。

發明內容

本發明提供一種晶片封裝體，具有僅需在晶片封裝體單側焊接的設計，能有效簡化焊線打接制程，從而提升焊線打接的效率和良率。此外本發明的晶片封裝體還具有特殊的焊接墊結構，能進一步減低焊線打接處產生氧化變質的問題，具有較現有技術更長的元件壽命以及更佳的可靠度。

本發明提出一種晶片封裝體，包含半導體晶片、絕緣層、重布局金屬層以及至少一焊接墊。半導體晶片，具有導電墊、內連線結構以及電子元件，導電墊設置于半導體晶片的表面，內連線結構與電子元件設置于半導體晶片內部，且電子元件通過內連線結構電性連接導電墊。絕緣層設置于半導體晶片的表面上，其中絕緣層具有第一開口以暴露出部分導電墊。重布局金屬層設置于絕緣層上且具有對應導電墊的重布局金屬線路，重布局金屬線路通過第一開口與導電墊連接。焊接墊配置于絕緣層上且位于半導體晶片的一側。其中，重布局金屬線路延伸至焊接墊，使配置于半導體晶片的表面上的導電墊電性連接于該側的焊接墊。

在本發明的一實施方式中，進一步包含第一鈍化層，第一鈍化層覆蓋絕緣層、重布局金屬層以及焊接墊，其中第一鈍化層具有第二開口以暴露出部分焊接墊。

在本發明的一實施方式中，第一鈍化層包含氧化硅。

在本發明的一實施方式中，重布局金屬線路由至少二直線部以及至少一轉折部所組成，其中二直線部沿不同方向延伸，轉折部連接二直線部，二直線部的線寬小于轉折部的線寬。

在本發明的一實施方式中，二直線部的線寬是30～35微米，轉折部的線寬是80～85微米。

在本發明的一實施方式中，進一步包含第二鈍化層，第二鈍化層配置于第一鈍化層上，其中第二鈍化層亦具有第二開口以暴露出部分焊接墊。

在本發明的一實施方式中，第一鈍化層包含氧化硅，第二鈍化層包含氮化硅。

在本發明的一實施方式中，進一步包含第一焊點底層金屬，第一焊點底層金屬配置于第二開口內。

在本發明的一實施方式中，第一焊點底層金屬包含鎳金屬層、鈀金屬層以及金金屬層。鎳金屬層配置于焊接墊上。鈀金屬層配置于鎳金屬層上。金金屬層配置于鈀金屬層上。

在本發明的另一實施方式中，進一步包含第二焊點底層金屬，第二焊點底層金屬完整覆蓋焊接墊。

在本發明的另一實施方式中，第二焊點底層金屬包含包含鎳金屬層、鈀金屬層以及金金屬層。鎳金屬層配置于焊接墊上。鈀金屬層配置于鎳金屬層上。金金屬層配置于鈀金屬層上。

在本發明的又一實施方式中，第二焊點底層金屬完整覆蓋重布局金屬線路。

在本發明的又一實施方式中，進一步包含第三鈍化層，第三鈍化層覆蓋絕緣層以及第二焊點底層金屬，其中第三鈍化層具有第三開口以暴露出部分第二焊點底層金屬。

在本發明的又一實施方式中，進一步包含第四鈍化層配置于第三鈍化層上，其中第四鈍化層亦具有第三開口以暴露出部分第二焊點底層金屬。

在本發明的又一實施方式中，焊接墊的位置低于導電墊所在的半導體晶片的表面。