[發明專利]數模轉換器

有效

• 申請號: 201410294636.1
• 申請日: 2014-06-25
• 公開（公告）號: CN104052491B
• 公開（公告）日: 2017-03-15
• 發明（設計）人: 蔣穎丹;張濤;蘇小波;楊霄壘
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 總裝工程兵科研一所專利服務中心32002
• 代理人: 楊立秋

1.數模轉換器，其包括：時鐘分配模塊，用于數模轉換器的時鐘控制；輸入鎖存模塊，用于數模轉換器中對輸入數據的鎖存；

數據譯碼模塊，用于數模轉換器中對輸入數據進行二進制或溫度計譯碼；開關驅動模塊，用于數模轉換器中將數據轉換為模擬電流；電流源陣列模塊，用于數模轉換器中輸出穩定的電流；帶隙基準模塊、偏置模塊，用于數模轉換器中為電流源陣列提供穩定偏置，其特征在于：所述時鐘分配模塊包括：主要用于采樣輸入高速數據，譯碼后數據對齊的數字域時鐘分配模塊，主要用于開關級控制，實現數模轉換功能的模擬域時鐘分配模塊；所述輸入鎖存模塊包括多個輸入鎖存子模塊，數據譯碼模塊包括多個數據譯碼子模塊，每個輸入鎖存子模塊對應一個數據譯碼子模塊，數據多路并行輸入到輸入鎖存子模塊鎖存再分別由對應數據譯碼子模塊譯碼處理；所述數模轉換器還包括用于將多路數據合并為一路的N合一模塊，用于將數字域時鐘分頻的N分頻模塊。

2.?按照權利要求1所述的數模轉換器，其特征在于：所述數模轉換器還包括兩個延遲鎖相環電路模塊，一個用于鎖定輸入數據同步時鐘沿，輸出相位穩定的多路輸入鎖存時鐘的第一延遲鎖相環電路模塊（DLL1）；一個用于鎖定高質量模擬域時鐘相位，輸出數字域總時鐘的第二延遲鎖相環電路模塊（DLL2）。

3.?按照權利要求2所述的數模轉換器，其特征在于：所述第一延遲鎖相環電路模塊（DLL1）包括第一移相模塊（PH1）、第一鑒相器（PD1）、第一環路濾波器（LPF1）、第一壓控延遲線（VCDL1），第一移相模塊（PH1）將數模轉換器數據采樣的參考時鐘移相后輸出移相參考時鐘，第一鑒相器（PD1）比較移相參考時鐘與第一延遲鎖相環電路模塊（DLL1）的輸出采樣時鐘之間的相位差，經第一環路濾波器（LPF1）輸出與相位差成正比的電壓控制信號，第一壓控延遲線（VCDL1）根據電壓控制信號補償相位延遲后輸出采樣時鐘。

4.?按照權利要求2所述的數模轉換器，其特征在于：所述第二延遲鎖相環電路模塊（DLL2）包括第二移相模塊（PH2）、第二鑒相器（PD2）、第二環路濾波器（LPF2）、第二壓控延遲線（VCDL2），第二移相模塊（PH2）將數模轉換器的數字域時鐘移相后輸出移相數字域時鐘，第二鑒相器（PD1）比較移相數字域時鐘與數模轉換器的模擬域時鐘之間的相位差，經第二環路濾波器（LPF2）輸出與相位差成正比的電壓控制信號，第二壓控延遲線（VCDL2）根據電壓控制信號補償相位延遲后輸出數字域時鐘。