[發明專利]數模轉換器

有效

• 申請號: 201410294636.1
• 申請日: 2014-06-25
• 公開（公告）號: CN104052491B
• 公開（公告）日: 2017-03-15
• 發明（設計）人: 蔣穎丹;張濤;蘇小波;楊霄壘
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 總裝工程兵科研一所專利服務中心32002
• 代理人: 楊立秋

技術領域

本發明涉及高速高精度數模轉換技術領域，特別涉及一種保證數模轉換器在2GSP以上高速時鐘頻率工作條件下，仍具有穩定高性能的數模轉換器，屬于集成電路設計及信號處理的技術領域。

背景技術

數模轉換器技術是一種將數字信號轉換為模擬信號的技術。數模轉換器器件既可作為獨立的數模轉換器芯片用于信號處理、軍用通訊、雷達、電子對抗等領域，也可作為IP或子模塊用于DDS、射頻模擬前端以及各種高精度SOC系統，實現將數字信號轉換成模擬信號輸出的功能。

隨著整機系統應用要求的不斷提高、CMOS工藝水平的長足進步以及數字系統設計的日趨成熟，數模轉換技術向著高速和高精度方向不斷發展。目前數模接口電路的發展滯后于數字處理的發展，使得其已成為系統性能提升的瓶頸，研究基于CMOS工藝的高速高精度數模轉換器產品對于提升整個電路系統的性能具有關鍵作用，特別是在無線通訊等高端應用領域，對數模轉換器的速度、精度、動態范圍、功耗等方面均有較高的要求，其對于高性能數模轉換器產品的需求更加突出。

在高速高精度應用領域，分段電流舵型結構數模轉換器由于在速度、精度、功耗、芯片面積四方面能實現較好的折衷，被廣泛采用。分段電流舵型數模轉換器典型結構框圖如圖1所示，主要包括：輸入鎖存、數據譯碼、開關驅動級、電流源陣列、帶隙基準、偏置等模塊。目前，這種典型結構最高可支持14位1GSPS數模轉換器設計。

當轉換速度要求達到2GSPS以上時，時鐘周期小于500ps，工藝、電源電壓和溫度變化引起的近100ps時鐘偏移，對數模轉換器芯片性能的影響將十分明顯。在片外應用環境中，FR4PCB上的典型延遲大約為170ps/inch，并且在PCB板上快速積累，足以影響2GSPS以上速率數模轉換器輸入時鐘的質量。因此，必須對分段電流舵型結構數模轉換器典型結構進行設計改進。

發明內容

本發明所要解決的技術問題：提供一種適用于2GSPS以上速率高精度數模轉換器。

為解決上述技術問題，本發明采用的技術方案是：一種數模轉換器，其包括：用于數模轉換器的時鐘控制的時鐘分配模塊，用于數模轉換器中對輸入數據的鎖存的輸入鎖存模塊，用于數模轉換器中對輸入數據進行二進制或溫度計譯碼的數據譯碼模塊，用于數模轉換器中將數據轉換為模擬電流的開關驅動模塊，用于數模轉換器中輸出穩定的電流的電流源陣列模塊，用于數模轉換器中為電流源陣列提供穩定偏置的帶隙基準模塊和偏置模塊。該數模轉換器的時鐘分配模塊包括：主要用于采樣輸入高速數據，譯碼后數據對齊的數字域時鐘分配模塊，主要用于開關級控制，實現數模轉換功能的模擬域時鐘分配模塊。該數模轉換器的輸入鎖存模塊包括多個輸入鎖存子模塊，數據譯碼模塊包括多個數據譯碼子模塊，每個輸入鎖存子模塊對應一個數據譯碼子模塊，數據多路并行輸入到輸入鎖存子模塊鎖存再分別由對應數據譯碼子模塊譯碼處理。所述數模轉換器還包括用于將多路數據合并為一路的N合一模塊，用于將數字域時鐘分頻的N分頻模塊。

作為本發明的的一種優選方案，所述數模轉換器還包括兩個延遲鎖相環電路模塊，一個用于鎖定輸入數據同步時鐘沿，輸出相位穩定的多路輸入鎖存時鐘的第一延遲鎖相環電路模塊；一個用于鎖定高質量模擬域時鐘相位，輸出數字域總時鐘的第二延遲鎖相環電路模塊。

作為對本發明的優選方案的改進，所述第一延遲鎖相環電路模塊包括第一移相模塊、第一鑒相器、第一環路濾波器、第一壓控延遲線，第一移相模塊將數模轉換器數據采樣的參考時鐘移相后輸出移相參考時鐘，第一鑒相器比較移相參考時鐘與第一延遲鎖相環電路模塊的輸出采樣時鐘之間的相位差，經第一環路濾波器輸出與相位差成正比的電壓控制信號，第一壓控延遲線根據電壓控制信號補償相位延遲后輸出采樣時鐘。

作為對本發明優選方案的進一步改進，所述第二延遲鎖相環電路模塊包括第二移相模塊、第二鑒相器、第二環路濾波器、第二壓控延遲線，第二移相模塊將數模轉換器的數字域時鐘移相后輸出移相數字域時鐘，第二鑒相器比較移相數字域時鐘與數模轉換器的模擬域時鐘之間的相位差，經第二環路濾波器輸出與相位差成正比的電壓控制信號，第二壓控延遲線根據電壓控制信號補償相位延遲后輸出數字域時鐘。

與現有技術相比，本發明的有益效果為：