[發(fā)明專利]一種線性化共柵CMOS低噪聲放大器電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410293725.4
• 申請(qǐng)日: 2014-06-25
• 公開(kāi)（公告）號(hào): CN104124924B
• 公開(kāi)（公告）日: 2017-04-05
• 發(fā)明（設(shè)計(jì)）人: 郭本青;安士全
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第三十八研究所
• 主分類號(hào): H03F1/26
• 分類號(hào): H03F1/26;H03F1/32
• 代理公司: 合肥市浩智運(yùn)專利代理事務(wù)所(普通合伙)34124
• 代理人: 丁瑞瑞

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路領(lǐng)域，尤其涉及一種低噪聲放大器設(shè)計(jì)技術(shù)。

背景技術(shù)

CMOS工藝的等比例縮減使得我們能夠容易地設(shè)計(jì)出低噪聲、低功耗的放大器。然而，CMOS晶體管的線性度卻由于電源電壓遞減和遷移率的退化而惡化，這一挑戰(zhàn)催生了若干線性化技術(shù)。

回溯過(guò)去，個(gè)中最有效的線性化方法是多柵晶體管(MGTR)技術(shù)(即,T.W.Kim,B.-K.Kim,and?K.-R.Lee,“Highly?linear?receiver?front-end?adopting?MOSFET?transconductance?linearization?by?multiple?gated?transistors,”IEEE?J.Solid-State?Circuits,vol.39,no.1,pp.223–229,Jan.2004)，如圖1所示，該技術(shù)通過(guò)在主晶體管旁邊并聯(lián)一個(gè)工作在弱反型區(qū)的，具有正的三階非線性系數(shù)的輔助管，來(lái)抵消主管的負(fù)三階非線性系數(shù)。進(jìn)而在一個(gè)較寬的偏置電壓范圍內(nèi)增加了電路的線性度。盡管如此，但在高頻下，二階非線性系數(shù)和輸入網(wǎng)絡(luò)的相互作用通常限制了該技術(shù)的實(shí)際效果。于是，改進(jìn)的導(dǎo)數(shù)疊加方法被提出，來(lái)緩解該矛盾，但伴之的是輸入匹配網(wǎng)絡(luò)結(jié)構(gòu)變得復(fù)雜。之后，出現(xiàn)了后失真技術(shù)(Tae-Sung?Kim,Byung-Sung?Kim,Post-linearization?of?cascode?CMOS?low?noise?amplifier?using?folded?PMOS?IMD?sinker,IEEE?Microwave?and?Wireless?Components?Letters,VOL.16,NO.4,2006)，如圖2所示，三階交調(diào)分量IM3消除器的控制電壓可以從共源極輸入晶體管的輸出節(jié)點(diǎn)采樣，結(jié)果簡(jiǎn)化了對(duì)輸入匹配網(wǎng)路的影響，然而，其基波電流的泄漏使得該技術(shù)存在增益下降的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題在于克服上述技術(shù)的缺陷，提出一種即可以提高LNA的線性度，并同時(shí)可以獲得較高的增益的線性化共柵CMOS低噪聲放大器(LNA)電路。

本發(fā)明是通過(guò)以下技術(shù)手段解決上述技術(shù)問(wèn)題的：一種線性化共柵CMOS低噪聲放大器電路為差分對(duì)稱結(jié)構(gòu)，包括了輸入級(jí)(M1)、級(jí)聯(lián)級(jí)(M2)、畸變消除級(jí)(M1a)，射頻差分信號(hào)分別從輸入級(jí)輸入，經(jīng)放大后的差分輸出信號(hào)分別從級(jí)聯(lián)級(jí)輸出，畸變消除級(jí)連接在級(jí)聯(lián)級(jí)，為工作在弱反型區(qū)的PMOS晶體管。

本發(fā)明進(jìn)一步具體為：所述輸入級(jí)包括左右NMOS管對(duì)M1，級(jí)聯(lián)級(jí)包括左右PMOS管對(duì)M2以及左右電感對(duì)L_add，電感Ld和電容Cd為低噪放負(fù)載；

其中，左NMOS管M1的漏極通過(guò)結(jié)點(diǎn)X連接于左PMOS管M2的源極；其右NMOS管M1的漏極連接于右PMOS管M2的源極；同時(shí)，左NMOS管M1的源極為輸入信號(hào)的正端+Vin，右NMOS管M1的源極為輸入信號(hào)的負(fù)端-Vin，左右NMOS管對(duì)M1的源極節(jié)點(diǎn)分別連接到地，偏置電壓Vb1經(jīng)偏置電阻與左右NMOS管對(duì)M1的柵極相連，依次串聯(lián)的信號(hào)源Vs和信號(hào)源內(nèi)阻2Rs，分別通過(guò)左右隔直電容，串接于左右NMOS管對(duì)M1的源極；

本發(fā)明進(jìn)一步具體為：級(jí)聯(lián)級(jí)的左PMOS管M2的柵極通過(guò)左電感L_add連接到電源V_DD、右PMOS管M2的柵極通過(guò)右電感L_add連接到電源V_DD、左右PMOS管對(duì)M2的漏極均通過(guò)并聯(lián)諧振的電感Ld和電容Cd連接到電源V_DD；

本發(fā)明進(jìn)一步具體為：畸變消除級(jí)包括左右PMOS管對(duì)M1a、左右柵極隔直電容，以及左右柵極偏置電阻。其中，左NMOS管M1a的柵極通過(guò)左柵極隔直電容連接到左PMOS管M2的源極，左NMOS管M1a的漏極連接到右PMOS管M2的源極；右NMOS管M1a的柵極通過(guò)右柵極隔直電容連接到右PMOS管M2的源極，右NMOS管M1a的漏極連接到左PMOS管M2的源極，左右NMOS管M1a對(duì)管的源極連接到一起，接到電源V_DD，左右NMOS管對(duì)M1a的柵極分別通過(guò)左右柵極偏置電阻連接到偏置電壓V_b。

本發(fā)明進(jìn)一步優(yōu)化為：所述輸入級(jí)還包括兩個(gè)電容Cc1，左NMOS管M1的源極通過(guò)左Cc1連接于右NMOS管M1的柵極，右NMOS管M1的源極通過(guò)右Cc1連接于左NMOS管M1的柵極。