[發明專利]一種專用電容器的制造方法

在審

• 申請號: 201410288518.X
• 申請日: 2014-06-24
• 公開（公告）號: CN105321798A
• 公開（公告）日: 2016-02-10
• 發明（設計）人: 沈攀攀
• 申請（專利權）人: 沈攀攀
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及半導體集成電路領域，特別涉及一種專用電容器的制造方法。

背景技術

隨著制造工藝的進步，集成電路已普遍采用了銅互連工藝。在數模混合/射頻CMOS集成電路中，電容是必不可少的器件，目前銅互連工藝中，主要采用了金屬-絕緣體-金屬和金屬-氧化物-金屬這兩種電容結構。其中MIM電容是一種平板電容，由兩層金屬分別作為上下電極，中間為絕緣介質層，其中金屬是制作工藝易與金屬互連工藝相兼容的銅、鋁等，絕緣介質則是氮化硅、氧化硅等高介電常數(k)的電介質材料。其主要特點包括：需要額外2步光刻等工藝步驟；其單位面積電容值一般為1-2fF/um²，相應的絕緣介質的厚度約為30-60nm；其電容只能布一層(一般在頂層金屬和次頂層金屬之間)，電容區下方可以布金屬線；相應根據平板電容公式，Ctotal＝C單位面積(平面)*L*L(L為電容區邊長)。在實際應用中，L可以達到100微米以上。

發明內容

本發明的主要目的在于克服現有技術的缺陷，為達成上述目的，本發明提供一種高性能的電容的制造方法，步驟包括：沉積層間介質層；采用銅互連工藝在所述層間介質層中形成電容區，所述電容區包括相互平行的銅互連線，及所述銅互連線之間的層間介質；刻蝕所述電容區中銅互連線間的層間介質；沉積一層高介電常數介質；在所述高介電常數介質之間填充金屬銅。優選的，刻蝕去除所述電容區內的層間介質的步驟包括：在所述電容區之外涂覆光刻膠層；刻蝕所述電容區內的層間介質；以及去除所述光刻膠層。優選的，在所述高介電常數介質之間填充金屬銅的步驟后，通過化學機械研磨去除多余金屬銅及高介電常數介質。本發明的優點在于，采用高介電常數介質作為金屬層間電容結構的金屬層間膜，不但提供了比MIM電容大的電容面積并實現多層結構，而且提供了比普通MOM電容高的電容密度，從而實現了在相同面積上更高的電容值。

附圖說明

圖1所示為本發明的電容制造方法的各步驟結構剖面示意圖。

具體實施方式

如圖1所示，再按照常規的大馬士革工藝流程，在該層高介電常數介質4之間填充金屬銅5。具體工藝步驟包括沉積銅阻擋層，銅籽晶層以及電鍍銅，這些工藝步驟均為本領域技術人員所熟知，在此不作贅述。由此，實現了金屬銅5在銅互連線1間的填充。最后用研磨工藝將表面多余的金屬銅5及高介電常數介質4去除。此時，電容區3中包括平行的金屬銅5，平行的銅互連線1以及金屬銅5和互連線1之間的高介電常數介質4，且金屬銅5與銅互連線1形成插指結構，從而形成了金屬層間電容。也即是說，平行的金屬銅5和銅互連線1分別作為金屬層間電容的上下電極，金屬銅5和銅互連線1中間的高介電常數介質4則作為金屬層間電容的金屬層間膜。由于金屬層間電容采用了高介電常數介質4作為金屬層間膜，大幅提升了單位面積(豎直)電容值。由上述本發明較佳實施例可知，本發明的金屬層間電容的制造方法與傳統的MIM電容制造方法相比，減少了一道光刻步驟，但在同樣面積上可實現更大的電容值(約50％)，且可布局在多層互連中。而與傳統MOM電容制造方法相比，本發明雖然需增加一次光刻步驟，但在相同面積上的電容值可大10倍，且同樣可實現多層結構。因此，與現有銅互連金屬層間電容相比，本發明所形成的金屬層間電容可在相同面積上實現更大的電容值，從而能更好地滿足產品的需求。