[發明專利]一種氧化鈦多層薄膜壓敏電阻器及其制備方法

有效

• 申請號: 201410287126.1
• 申請日: 2014-06-23
• 公開（公告）號: CN104051100B
• 公開（公告）日: 2017-05-03
• 發明（設計）人: 彭志堅;蘇海霞;符秀麗
• 申請（專利權）人: 中國地質大學（北京）
• 主分類號: H01C17/12
• 分類號: H01C17/12;C23C14/35;C23C14/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種高性能氧化鈦多層薄膜壓敏電阻器及其制備方法，屬于電子信息材料制備及其應用技術領域。

背景技術

壓敏電阻器(Varistor)是指在一定溫度下和某一特定電壓范圍內具有非線性電流-電壓特性、其電阻隨著施加的電壓增加而急劇減小的一種半導體材料器件。它的應用很廣，可以用作抑制輸電線路浪涌的閥元件和各種電子元器件的過壓保護元件(又叫瞬態電流抑制器或浪涌抑制器)等。

目前，商業化的壓敏電阻器主要是以氧化鋅為基的復合材料電子陶瓷元件。這種壓敏電阻材料是用氧化鋅和多種其他金屬氧化物添加劑混合燒結而成，其中構成壓敏電阻的核心材料為氧化鋅，其結構包括氧化鋅晶粒和晶粒周圍的晶界層，氧化鋅晶粒的電阻率很低，而晶界層電阻率很高，相接觸的兩個晶粒之間形成肖特基勢壘，成為一個壓敏電阻單元，許多單元通過串聯組成一個壓敏電阻器。即是說ZnO壓敏電阻器的壓敏性質來自其晶界效應。此外，以其他半導體氧化物(如氧化錫、氧化鈦等)為基的復合陶瓷壓敏電阻器大多具有類似的結構和作用機制。

而隨著大規模或超大規模集成電路的飛速發展，要求壓敏電阻器的性能更高，器件更小，以ZnO為代表的低壓壓敏電阻器在計算機、通訊設備、鐵路信號、汽車組件、微型電機以及各種其他電子器件的低壓電路的過壓保護方面的潛能受到關注。如目前常用各類流延法制備切片式(chip)氧化鋅基壓敏電阻器。但是，由于燒結陶瓷器件和流延法的局限性，這類壓敏電阻器難于進一步小型化。另一方面，由于表面工程技術的發展，薄膜化成為壓敏電阻器小型化的一個有效途徑，引起廣泛關注。如Suzuoki等利用射頻濺射法在玻璃基片上沉積了ZnO/Bi₂O₃雙層薄膜，膜厚分別為1μm/0.3μm，器件壓敏電壓＜10V，并具有較大的非線性系數(Y.Suzuoki，et al.Journal of Physics D：Applied Physics，1987，20：511-517)；Horio等利用射頻濺射法制備了ZnO/Pr₆O₁₁雙層薄膜，膜厚分別為600nm/400nm，壓敏電壓為20V，非線性系數為10(N.Horio，et al.Vacuum，1998，51：719-722)。此外，運用其他方法，如sol-gel噴霧熱分解法、脈沖激光沉積法等也能制備各種ZnO多晶薄膜壓敏電阻器。這些研究表明，薄膜化是開發低壓壓敏電阻器的一個有效方向，且薄膜化有利于元件小型化和集成化。但是，目前還沒有氧化鈦薄膜壓敏電阻器的報道。

此外，磁控濺射法是一種成熟的薄膜制備技術，應用廣泛；與其它方法相比，磁控濺射法沉積薄膜材料具有附著性好，致密度高，生長溫度低，沉積速度快，可以在不同的生長氣氛中大面積制備薄膜材料等優點。因此，本發明利用射頻磁控濺射方法，以非化學計量比的燒結TiO_m作為基質靶材，其他金屬或其氧化物為摻雜靶材，通過控制磁控濺射沉積過程中的濺射功率、氣氛、基底溫度、濺射時間等參數，首次設計并制備得到了一種以TiO_y-TiO_x-TiO_y(y＞x)三明治(sandwich)結構為基本結構的薄膜壓敏電阻器。這種壓敏電阻器本質上是其三明治結構單元中各層缺陷濃度不同導致的。用這種方法制備的薄膜壓敏電阻器，材料的組成和結構簡單、壓敏電阻器器形和薄膜厚度可控、結構致密、非線性性能優異、壓敏電壓可控等特點，在大規模或超大規模集成電路的過壓保護中有廣泛的應用前景。而且用這種方法制備所提出的薄膜壓敏電阻，沉積條件嚴格可控、濺射工藝可重復性好，可以在大面積基片上獲得厚度均勻的薄膜等優點。工藝過程簡單、環保，有利于降低制備成本。

發明內容

本發明的目的之一在于提出一種高性能氧化鈦多層薄膜壓敏電阻器，這種薄膜型壓敏電阻器組具有材料的組成和結構簡單、壓敏電阻器器形和薄膜厚度可控、結構致密、非線性性能優異、壓敏電壓可控等特點，特別適合大規模或超大規模集成電路的過壓保護，如在電源系統、通訊系統、安防系統、電動機保護、汽車電子系統、家用電器等方面有廣泛的應用前景。

本發明的目的之二在于提供一種相應的高性能氧化鈦多層薄膜壓敏電阻器的制備方法。用這種方法制備所提出的薄膜壓敏電阻，沉積條件嚴格可控、濺射工藝可重復性好，可以在大面積基片上獲得厚度均勻的薄膜等優點。工藝過程簡單、環保，有利于降低制備成本。