[發明專利]半導體結構及其制造方法有效
| 申請號: | 201410285928.9 | 申請日: | 2014-06-24 |
| 公開(公告)號: | CN104241137B | 公開(公告)日: | 2017-08-08 |
| 發明(設計)人: | 陸陽;黃必亮;任遠程;周遜偉 | 申請(專利權)人: | 杰華特微電子(杭州)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/265;H01L29/78;H01L29/06 |
| 代理公司: | 杭州知通專利代理事務所(普通合伙)33221 | 代理人: | 應圣義 |
| 地址: | 311121 浙江省杭州市余*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 結構 及其 制造 方法 | ||
技術領域
本發明涉及半導體制造領域,尤其涉及一種LDMOS源區位置的半導體結構及其制造方法。
背景技術
橫向雙擴散金屬氧化物半導體(LDMOS)晶體管是一種輕摻雜的MOS器件,與CMOS工藝具有非常好的兼容性。傳統CMOS器件通常為源漏對稱結構,而LDMOS晶體管采用源漏非對稱結構以滿足較高耐壓和相對低的導通電阻的需求。
請參考圖1和圖2,圖1為現有的NLDMOS晶體管源區位置的俯視結構示意圖,圖2為沿圖1中AA′線切割的剖面結構示意圖,包括:半導體襯底10,位于半導體襯底10內的體區20;位于所述半導體襯底10且位于體區20兩側的兩個柵極結構40和側墻41,所述柵極結構40橫跨體區20與半導體襯底10的邊緣;兩個側墻41之間暴露出的體區內具有重摻雜源區31,位于重摻雜源區31靠近柵極結構40一側的輕摻雜源區32,位于所述重摻雜源區31內的體區連接區21,位于體區連接區21表面的導電插塞22。由于隨著集成電路集成度的不斷提高,NLDMOS晶體管的尺寸在不斷縮小,因此相鄰的兩個NLDMOS晶體管共用同于個源區,圖1和圖2中的兩個柵極結構分別屬于兩個NLDMOS晶體管。
但是由于重摻雜源區31內需要形成體區連接區21,因此圖1中的體區連接區21的寬度W1和體區連接區21兩側的重摻雜源區31的寬度W2的尺寸不能進一步縮小,會導致NLDMOS晶體管的尺寸不容易進一步縮小。
發明內容
本發明解決的問題是提供一種半導體結構及其制造方法,能有效降低LDMOS晶體管的源區尺寸。
為解決上述問題,本發明實施例提供一種半導體結構的制造方法,包括:提供半導體襯底,所述半導體襯底內具有體區;在所述半導體襯底表面形成柵極結構,所述柵極結構橫跨體區與半導體襯底的邊緣;以所述柵極結構為掩膜,對兩個柵極結構之間的體區進行第一雜質離子傾斜注入,在暴露出的體區表面和柵極結構底部靠近邊緣的位置形成低阻輕摻雜源區;在所述柵極結構側壁形成側墻,以所述側墻為掩膜,對暴露出的體區表面形成重摻雜源區;利用光掩模在所述重摻雜源區對應的位置進行離子注入,形成體區連接區,所形成的體區連接區與側墻之間的間距小于當前工藝下體區連接區與側墻之間的最小間距。
可選的,當所述半導體結構為NLDMOS晶體管的源區結構時,所述第一雜質離子為砷離子;當所述半導體結構為PLDMOS晶體管的源區結構時,所述第一雜質離子為BF2離子或銦離子。
可選的,當所述第一雜質離子為砷離子,所述砷離子傾斜注入的注入能量為10KeV~50KeV,注入劑量為5e13/平方厘米~1e14/平方厘米,注入的角度為7度~15度,所述低阻輕摻雜源區的方塊電阻為600歐姆~1.2K歐姆。
可選的,當所述第一雜質離子為BF2離子或銦離子,所述BF2離子或銦離子傾斜注入的注入能量為10KeV~100KeV,注入劑量為5e13/平方厘米~1e14/平方厘米,注入的角度為7度~15度,所述低阻輕摻雜源區的方塊電阻為1K歐姆~2K歐姆。
可選的,體區連接區光掩模圖形的投影與側墻有重疊部分。
可選的,體區連接區的光掩模圖形為當前工藝下體區連接區的最小尺寸圖形。
可選的的,體區連接區的光掩模圖形為正方形,且所述正方形的邊緣與側墻的邊緣呈45度。
本發明實施例還提供了一種半導體結構,包括:半導體襯底,位于半導體襯底內的體區;位于所述半導體襯底表面且位于體區兩側的兩個柵極結構和側墻,所述柵極結構橫跨體區與半導體襯底的邊緣;位于側墻之間暴露出的體區內的重摻雜源區,位于重摻雜源區靠近柵極結構一側的低阻輕摻雜源區,位于所述重摻雜源區內的體區連接區,所述體區連接區與側墻之間的間距小于當前工藝下體區連接區與側墻之間的最小間距。
可選的,當所述半導體結構為NLDMOS晶體管的源區結構時,所述低阻輕摻雜源區的第一雜質離子為砷離子;當所述半導體結構為PLDMOS晶體管的源區結構時,所述低阻輕摻雜源區的第一雜質離子為BF2離子或銦離子。
可選的,當所述半導體結構為PLDMOS晶體管的源區結構時,所述低阻輕摻雜源區的方塊電阻為1K歐姆~2K歐姆。
可選的,當所述半導體結構為NLDMOS晶體管的源區結構時,所述低阻輕摻雜源區的方塊電阻為600歐姆~1.2K歐姆。
可選的,所述體區連接區與側墻相接觸。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于杰華特微電子(杭州)有限公司,未經杰華特微電子(杭州)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410285928.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:基于銅球預壓平的芯片封裝方法
- 下一篇:LDMOS及其制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





